楊帥鍋：
然后我結合樓主的意思，對死區時間和諧振電感的選擇多了一份理解，如下： 從諧振電感的選擇來看，在輸入電壓確定后，可以得到MOSFET的COSS電容和變壓器電容的合計，標示為Cr。滯后橋實現ZVS的關鍵就是諧振電感能量要大于WCr能量。諧振電感的選擇首先應該從死區時間TD和諧振電感LR和CR的的諧振周期的1/4來推算LR的值。[圖片] [圖片] 從電感公式來看，要使得諧振電感能量大于CR電容能量，最簡單的辦法就是加大諧振電感LR，然后就可以在更大的負載情況下實現ZVS。能不要輕載實現ZVS就不要在輕載實現，ZVS的區域越小，諧振電感的取值可以選的越小一些。 為什么要選擇一個小一些的諧振電感，因為在初級電流換向時，阻礙電流快速變化的元件就是LR。在輸入電壓VIN/LR的斜率下，初級電流上升（下降）的速度，都收到諧振電感的控制。 假設次級濾波電感的電感量足夠大，紋波電流較小，下面以紋波電流比20%來計算。在TON時間，次級電感電流上升到120%*Io，TOFF階段，電感電流下降到80%*IO，然后根據匝比反映到初級。那么在電流換向時，初級電流的（峰值）谷值就是次級電流的折算值，該電流首先要在反向的電壓激勵下下降過零點，然后在反向電壓作用下繼續下降到80%*IO/N（次級折算到初級的電流谷值），此后次級才會有電壓（占空比）加在電感上。因此諧振電感的變化率為2倍的次級電流（峰-谷)值，那么就可以推出電流變化所需要的時間，就可以得到占空比丟失量。[圖片] 選擇了LR和CR后就確定了諧振頻率，以及1/4諧振頻率的時間，這個時間就是TD死區時間。[圖片] 然后就要計算在做選擇的死區時間和諧振電感，計算在多少負載電流時能實現ZVS。[圖片] 列出350ns的死區的參數：Lr=107uH66.8%進入ZVSTD=350nSDloss=6.5% 那下面思考加長死區時間，給占空比丟失帶來的后果。對所以參數重新計算，設死區時間為500ns，得到參數如下：Td=500nSLr=220uHDloss=13%Td=500nS48.6%進入ZVS區域。 因此可以得出結論：在開始一個設計時需要根據MOSFET的COSS值和驅動電路的開關速度，選擇一個合適的TD。TD越大，所需的諧振電感越大，導致的占空比丟失也越大。當然能實現ZVS的區域也更多。 那么從選擇一個占空比丟失的參數開始設計，也可以反推出所有的參數。需要理順的關系的是：TD越小，LR越小，DLOSS越少，能實現ZVS的區域越小。反之亦然。
