
中國,北京 - 2022年9月1日-智能系統專用連接解決方案企業Astera Labs今日宣布已開始向客戶和戰略合作伙伴提供Leo Memory Connectivity Platform預量產樣品,平臺可支持Compute Express Link? (CXL?) 1.1和2.0,實現云服務器的安全性、可靠性以及高性能內存擴展和池化。在對Leo智能內存控制器 (Smart Memory Controllers)與業界先進的CPU/GPU平臺以及DRAM內存模塊在各種實際工作負載上成功進行端到端互操作性測試之后,順利達成了這一里程碑。
Astera Labs首席執行官Jitendra Mohan表示:“我們支持CXL 1.1和2.0的Leo Memory Connectivity Platform專用于解決加速和智能基礎架構中的處理器內存帶寬瓶頸和容量限制。我們向合作伙伴及客戶成功交付了Leo智能內存控制器、基于Leo的硬件電路板解決方案以及全面的軟件工具,為在云端實現無縫、大規模部署內存池化和擴展鋪平道路,達成了在業界首屈一指的重要里程碑。”
CXL標準已被證實是在云端實現人工智能(AI)和機器學習(ML)愿景的關鍵推動因素。Leo 智能內存控制器可實現CXL.memory (CXL.mem)協議,允許CPU訪問和管理CXL附加內存,以支持通用計算、AI訓練和推理、機器學習、內存數據庫、內存分層、多用戶用例和其他特定于應用的工作負載。
Leo智能內存控制器支持計算密集型工作負載(如AI和ML)的云規模部署,可提供超大規模數據中心所需的全面功能。Leo可在可靠性、可用性以及可維護性(RAS)方面提供服務器級別的定制化功能,幫助數據中心運營人員定制個性化解決方案,以防止諸如內存錯誤、材料性能退化、環境影響或制造缺陷等因素對應用性能、運行時間和用戶體驗造成影響。使用面向車隊管理的廣泛遠程診斷功能和軟件API,有助于在基于云的平臺上實現大規模管理、調試和部署。與其他內存擴展解決方案不同,Leo可支持端到端數據路徑安全,釋放最大容量和帶寬,為每個Leo控制器提供高達2TB的內存,以及每個內存通道高達5600MT/s的速度,這是充分利用CXL 1.1和2.0接口帶寬所需的最低速度。
AMD公司數據中心生態系統和解決方案部門副總裁Raghu Nambiar表示:“CXL作為開放式標準接口,可支持組合式內存基礎架構,擴展和共享內存資源,為現代數據中心帶來更高的效率。我們十分榮幸能夠與Astera Labs開展密切合作開發Leo Memory Connectivity Platform,并且利用AMD處理器和加速器完成可互操作和可靠性的驗證。”
Leo 智能內存控制器具備靈活的內存架構,除JEDEC標準的DDR接口外,還可支持其他內存供應商專用接口,提供獨特靈活性,支持不同的內存類型,可以降低總體擁有成本(TCO)。Leo 智能內存控制器還是業界首個解決內存池化和共享問題的解決方案,可提升數據中心運營商的內存利用率、增強可用性,從而進一步降低TCO。
Intel數據平臺工程與架構集團副總裁兼總經理Zane Ball表示:“CXL為下一代服務器架構中的大量內存連接選項和創新提供了一個平臺,業界要實現以數據為中心的應用的巨大潛力,這一平臺就是關鍵。我們通過Leo Memory Connectivity Platform與CXL生態系統提供商Astera Labs繼續合作,將有助于客戶開發可靠、可互操作的CXL內存擴展和池化解決方案。”
我們與業界先進的處理器供應商、內存供應商、戰略云客戶、系統OEM和CXL 聯盟(CXLTM Consortium)緊密合作,共同開發Leo 智能內存控制器,確保滿足合作伙伴的特定要求,并且能夠在整個生態系統中無縫實現互操作。
CXL 聯盟主席 Siamak Tavallaei 表示:“Astera Labs憑借在連接性方面的專業知識以及在廠商中立互操作性方面的努力,一直為CXL 聯盟做出寶貴貢獻。Astera Labs能夠提供這樣一個解決方案是激動人心的,這有助于CXL內存擴展和池化產品市場實現快速發展。”
面向CXL附加內存的Astera Labs Leo Memory Connectivity Platform可以提供以下產品解決方案:
Leo E-Series 智能內存控制器支持內存擴展
Leo P-Series 智能內存控制器支持內存擴展、池化和共享
Aurora A-Series 智能內存硬件解決方案 - PCIe CEM Add-in插卡,可用于Leo 智能內存控制器即插即用部署
開發與評估:
Astera Labs發布了各種產品文檔、應用筆記、固件、軟件、管理實用程序和開發工具包,方便合作伙伴和客戶實現Leo智能內存控制器和Aurora A-Series智能內存硬件解決方案的無縫評估、開發和部署。
相關資源:
[視頻鏈接] Leo Memory Connectivity Platform: First Look Demo
[視頻鏈接] Leo Memory Connectivity Platform解鎖CXL的全部潛力
[產品簡介鏈接] Leo Memory Connectivity Platform產品簡介
[產品頁鏈接] Leo Memory Connectivity Platform產品頁
聲明:本內容為作者獨立觀點,不代表電源網。本網站原創內容,如需轉載,請注明出處;本網站轉載的內容(文章、圖片、視頻)等資料版權歸原作者所有。如我們采用了您不宜公開的文章或圖片,未能及時和您確認,避免給雙方造成不必要的經濟損失,請電郵聯系我們,以便迅速采取適當處理措施;歡迎投稿,郵箱∶editor@netbroad.com。
Astera Labs全新發布Aries PCIe? 5.0和CXL?2.0 Smart Retimers助力解鎖下一代云連接 | 22-04-18 16:51 |
---|---|
Astera Labs全新發布Aries PCIe? 5.0和CXL?2.0 Smart Retimers助力解鎖下一代云連接 | 22-04-06 15:37 |
Astera Labs 推出業界首個 CXL? 2.0 Memory Accelerator SoC Platform | 21-11-24 14:32 |
Astera Labs獲5,000萬美元C輪融資,以9.5億美元的估值加速產品與客戶發展勢頭 | 21-10-12 15:43 |
Astera Labs拓展新領域 以專用解決方案解決數據中心連接瓶頸 | 21-03-11 19:15 |
微信關注 | ||
![]() |
技術專題 | 更多>> | |
![]() |
技術專題之EMC |
![]() |
技術專題之PCB |