
中國,北京 - 2022年4月6日-智能系統(tǒng)連接解決方案先驅(qū)Astera Labs今日宣布,其面向PCI Express® (PCIe®) 5.0和Compute Express Link? (CXL?) 2.0的Aries Smart Retimers現(xiàn)已進入量產(chǎn)階段。率先上市的Aries Smart Retimer產(chǎn)品組合圓滿完成與關鍵行業(yè)合作伙伴之間嚴苛的互操作性測試,測試涵蓋各種PCIe 5.0處理器、FPGA、加速計算、GPU、網(wǎng)絡、存儲和交換機SoC,為在企業(yè)數(shù)據(jù)中心和云中的廣泛部署鋪平了道路。
Astera Labs首席執(zhí)行官Jitendra Mohan表示:“PCIe 5.0和CXL技術是滿足下一代服務器在云中運行智能工作負載的高速連接需求的關鍵組成部分。Aries Smart Retimers產(chǎn)品的發(fā)布和行業(yè)合作伙伴互操作性測試的圓滿完成,將推動向具有專用機群管理性能的更高寬帶互聯(lián)順利過渡。
Aries PCIe 5.0和CXL 2.0 Smart Retimers克服了信號完整性的問題,可實現(xiàn)高達32 Gbps、低于10ns的延遲和內(nèi)置機群管理,以及對大規(guī)模企業(yè)和云服務器部署至關重要的深度診斷功能。
NVIDIA硬件工程產(chǎn)品高級副總裁Brian Kelleher表示:“如今的工作負載優(yōu)化基礎架構(gòu)不僅需要高帶寬、低延遲的PCIe 5.0和CXL互連,還要在日益復雜的服務器拓撲中的所有元器件之間實現(xiàn)穩(wěn)健的互操作性。與優(yōu)秀的生態(tài)系統(tǒng)伙伴合作(例如Astera Labs),并采用其先進解決方案(例如Aries Smart Retimers),是確保大規(guī)模無縫部署我們AI平臺的關鍵?!?
Astera Labs Cloud-Scale Interop Lab提供了嚴苛的測試,確保在Aries Smart Retimers與PCIe/CXL的 Root Complex和End Point之間建立穩(wěn)健的互操作性,讓客戶可以放心地進行設計,并減少在整個開發(fā)階段所花費的時間和精力。
Broadcom數(shù)據(jù)中心解決方案集團副總裁兼總經(jīng)理Jas Tremblay指出:“Broadcom與Astera Labs密切合作,以實現(xiàn)其Aries PCIe 5.0 Smart Retimer與我們PEX89000交換芯片之間的無縫互操作性。我們的即插即用型解決方案將共同促進業(yè)界在下一代高性能服務器中,廣泛采用PCIe 5.0連接,以釋放人工智能、機器學習和云計算等數(shù)據(jù)密集型工作負載?!?
Samsung Electronics解決方案產(chǎn)品與開發(fā)副總裁Soonjae Won表示:“通過采用面向企業(yè)服務器的開創(chuàng)性PCIe 5.0 PM1743 SSD,Samsung鞏固了其在高端存儲技術領域的行業(yè)領先地位。與Astera Labs及其Aries Smart Retimer的合作,使我們在逐漸形成生態(tài)系統(tǒng)之初,確保了出色的企業(yè)PCIe 5.0存儲性能和可靠性?!?
供貨情況:
Aries PCIe 5.0和CXL 2.0 Smart Retimers可通過www.AsteraLabs.com/Aries購買,提供x8(PT5081L)和x16(PT5161L) PCIe 通道配置。如需了解有關PCIe 5.0和CXL 2.0連接解決方案的更多信息,請訪問www.AsteraLabs.com或聯(lián)系info@AsteraLabs.com。
相關資源:
互操作簡訊#4:利用Aries Smart Retimers部署穩(wěn)健的PCIe 5.0連接(視頻)
利用Astera Labs的專用連接解決方案全面釋放CXL的潛力(視頻)
Intel Innovation 2021:Astera Labs、Broadcom、Intel和Samsung PCI Express 5.0演示(視頻)
Aries CXL Smart Retimer演示:CXL生態(tài)系統(tǒng)與Intel和Synopsys的互操作(視頻)
適用于PCIe 5.0和CXL的Aries Smart Retimer(視頻)
在系統(tǒng)實施中無縫轉(zhuǎn)換到PCIe 5.0技術(網(wǎng)絡研討會)
Astera Labs將于4月5日至7日在加州圣克拉拉舉辦的DesignCon 2022(展位#524)上展示其Aries PCIe 5.0 Smart Retimer以及其他專用連接解決方案。預約會面請聯(lián)系info@AsteraLabs.com。
聲明:本內(nèi)容為作者獨立觀點,不代表電源網(wǎng)。本網(wǎng)站原創(chuàng)內(nèi)容,如需轉(zhuǎn)載,請注明出處;本網(wǎng)站轉(zhuǎn)載的內(nèi)容(文章、圖片、視頻)等資料版權(quán)歸原作者所有。如我們采用了您不宜公開的文章或圖片,未能及時和您確認,避免給雙方造成不必要的經(jīng)濟損失,請電郵聯(lián)系我們,以便迅速采取適當處理措施;歡迎投稿,郵箱∶editor@netbroad.com。
Astera Labs面向CXL附加內(nèi)存擴展和池化應用的Leo Memory Connectivity Platform進入預量產(chǎn)階段 | 22-09-01 10:44 |
---|---|
Astera Labs全新發(fā)布Aries PCIe? 5.0和CXL?2.0 Smart Retimers助力解鎖下一代云連接 | 22-04-18 16:51 |
Astera Labs 推出業(yè)界首個 CXL? 2.0 Memory Accelerator SoC Platform | 21-11-24 14:32 |
Astera Labs獲5,000萬美元C輪融資,以9.5億美元的估值加速產(chǎn)品與客戶發(fā)展勢頭 | 21-10-12 15:43 |
Astera Labs拓展新領域 以專用解決方案解決數(shù)據(jù)中心連接瓶頸 | 21-03-11 19:15 |
微信關注 | ||
![]() |
技術專題 | 更多>> | |
![]() |
技術專題之EMC |
![]() |
技術專題之PCB |