flow：
本講義介紹當(dāng)前的數(shù)字系統(tǒng)的設(shè)計正朝著速度快、容量大、體積小、重量輕的方向發(fā)展。將電子系統(tǒng)集成在一個單片上，就構(gòu)成了系統(tǒng)芯片(SystemOnChip，簡稱SOC)。系統(tǒng)芯片不再是一種單一功能的單元電路，而是將信號采集、處理和輸出等完整的集成在一起。電子系統(tǒng)設(shè)計工作人員，借助芯片制造商提供的以計算機(jī)為平臺的EDA(電子設(shè)計自動化)工具對特殊用途芯片進(jìn)行開發(fā)、設(shè)計。其設(shè)計方法與傳統(tǒng)的數(shù)字電路設(shè)計不同，要求設(shè)計者必須掌握新的設(shè)計方法和技術(shù)。EDA設(shè)計的關(guān)鍵技術(shù)之一就是用硬件描述語言(VHDL：(Veryhighspeedintegratedcircuit)VHSICHardwareDescriptionLanguage)設(shè)計數(shù)字硬件電路。EDA軟件提供從設(shè)計輸入、功能仿真、時序仿真、設(shè)計實現(xiàn)到編程下載等一套完整的設(shè)計手段。本課程由四部分內(nèi)容組成：第一部分為各種基本數(shù)字邏輯電路的VHDL模型建立。第二部分為用VHDL設(shè)計組合邏輯電路、控制電路、時序電路的的方法學(xué)習(xí)。第三部分為系統(tǒng)芯片的層次化結(jié)構(gòu)設(shè)計。第四部分為可編程邏輯器件的發(fā)展和其結(jié)構(gòu)特點的了解。第一章 緒論第一節(jié) 微電子技術(shù)發(fā)展歷史和EDA簡介第二節(jié) 系統(tǒng)芯片(SOC：SystemOnChip)與集成電路(IC：IntegratedCircuit)的區(qū)別：第三節(jié) 電子設(shè)計自動化技術(shù)(EDA：ElectronicDesignAutomation)和硬件描述語言(VHDL:VeryhighspeedintegratedcircuitHardwareDescriptionLanguage)第四節(jié) 可編程器件的分類第五節(jié) 可編程器件的主要制造廠商及PLD開發(fā)系統(tǒng)第四章 硬件描述語言第一節(jié) 引言第二節(jié) VHDL的基礎(chǔ)知識第三節(jié) VHDL語言結(jié)構(gòu)體的描述方式第四節(jié) VHDL語言結(jié)構(gòu)體的子結(jié)構(gòu)描述第五節(jié) 順序語句和并發(fā)語句第六節(jié) VHDL中的信號和信號處理第七節(jié) VHDL的其它語句第八節(jié) 多值邏輯第九節(jié) 元件例化第十節(jié) 配置第五章 基本邏輯電路設(shè)計第一節(jié) 組合邏輯電路設(shè)計第二節(jié) 時序電路設(shè)計第三節(jié) 存儲器第四節(jié) 有限狀態(tài)機(jī)第六章 系統(tǒng)集成芯片(SOC)的層次結(jié)構(gòu)設(shè)計第一節(jié) 引言第二節(jié) 數(shù)字結(jié)構(gòu)的層次結(jié)構(gòu)設(shè)計第三節(jié) 系統(tǒng)的仿真和測試第四節(jié) SOC中的嵌埋式精簡指令集處理器RISC第七章 可編程邏輯器件第一節(jié) 概述第二節(jié) 可編程邏輯器件的編程元件第三節(jié) PAL與GAL器件電路的結(jié)構(gòu)第四節(jié) ispLSI系列CPLD第五節(jié) 現(xiàn)場可編程門陣列(FPGAFieldProgrammbleGateArray)第六節(jié) Virtex-II系列FPGA的結(jié)構(gòu)和性能第七節(jié) 基于HDPLD的系統(tǒng)設(shè)計實現(xiàn)