hhorse：
1.當負載由重變輕時,SG6846的調(diào)節(jié)過程是這樣的吧:輸出電壓增大,光耦一次側(cè)電流增大,從而光耦的二次側(cè)電流增大,VFB被拉低,dutycycle下降使輸出得到控制.所以應(yīng)該有一個VFB的最小值吧,使得在worse的狀態(tài)下,芯片能shutoffPWMoutput,這時可認為是0dutycycle嗎?2.在SG6840等的datasheet里關(guān)于“FeedbackInputSection”中有一個參數(shù)Voz表示inputvoltageforzerodutycycle,Voz是不是就是VFB的最小電壓?SG6846也能提供Voz值嗎?3.同樣在“FeedbackInputSection”中有一個關(guān)于輸入阻抗的參數(shù)ZFB,貴司是如何定義的呢?可否理解成是FB腳的VFB/FB腳的電流?與芯片內(nèi)FB腳所接電阻、上拉的6.2V有關(guān)聯(lián)嗎?請SG的專家解惑