電路設計的核心內容是降低電路的工作頻率，降低電路的回路面積，限制進入電纜的共模電流，具體方法如下：

（1）時鐘頻率盡量低。不要使用超過需要的較高的時鐘頻率，這對于控制整體的電磁兼容輻射十分重要。

（2）限制時鐘信號的上升沿/下降沿。這對于減小高頻成分十分重要，一般在時鐘電路的輸出端安裝鐵氧體磁珠就可以使脈沖信號的上升沿/下降沿變緩，具體使用什么阻抗的磁珠，需要根據時鐘信號的頻率和要求來確定。

（3）多個時鐘時，避免他們的主頻和諧波頻率重合起來。干擾發射測試中限制的是騷擾信號的幅度，而不是限制騷擾信號的頻率點。因此，多個時鐘的頻率重疊起來，會增加某個頻率點上的發射強度，導致測試失敗。

（4）盡量使用大規模集成電路。大規模集成電路的尺寸遠小于線路板，這意味著其信號電流的回路面積遠小于線路板上信號電流回路面積，由于電磁輻射強度與電流的回路面積成正比。因此，對于降低電磁輻射效果明顯。當然，這也有利于提高對空間干擾的抵抗能力。

（5）可能時，使用擴譜時鐘。電路中的主要騷擾源是時鐘信號，因為時鐘信號是周期性信號，它的頻譜能量十分集中，擴譜時鐘電路將頻譜的能量擴散開，使其幅度降低，容易通過騷擾發射試驗。

（6）滿足功能的前提下，盡量使用較低速的數字芯片。較低速的電路不僅產生較少的電磁騷擾，而且對外部騷擾的抵抗力也較高，瞬態的干擾可能不會對其產生影響。

（7）所有I/O端口安裝適當的濾波電路。這不僅對于輻射騷擾發射有利，而且對抗擾度測試有利。

（8）完善的電源退耦電路。特別是高速數字電路的場合，以及數字電路與模擬電路共用電源的場合。

產品問題的發生也是跟我們產品設計可靠性相關聯的

更多的電子產品電路可靠性設計系列，會逐漸為大家解開這些設計方面的坑，讓電子設計工程師少走彎路，敬請關注！