大家好，我是廣元兄。很高興和大家分享信號完整性的相關知識。希望大家點贊，分享。有什么問題加微交流學習，微信號【SI_Basic】。

Slogan：一起學習，共同進步！

主流的仿真軟件中，大概是在四五年前看到過這本書，也是了解Sigrity看的第一本書。

01

前面部分的基礎知識，基礎知識如反射，串擾，匹配等，和之前所說大體相同。簡單說說兩個知識點：

兩個轉折頻率點分別對應1/πd和1/πtr（d是半周期，tr是邊沿時間）

從1/πtr轉折頻率開始，頻譜的諧波分量是按1/f^2下降的，也就是-40dB/dec（-40分貝每十倍頻，即每增大十倍頻率，諧波分量減小100倍）。

0.5/Tr 相對保守與嚴格，用于EMI工程方向，0.35/Tr 用于信號完整性互連的預估。

這個和先前《信號完整性分析與設計》書里給出的經驗相符。但個人還是比較傾向于前文說的示波器對應轉折點由來的說法。前文參考：從BW= 0.35/Tr 怎么推導來的說起

02

電源完整性設計原理與仿真相關基礎理論，就現在來看也還是實用的。主要考量分析的方向的三個部分：頻域（AC阻抗&平面諧振），時域（電源噪聲），直流（IR Drop&電熱混合）。

CMOS反相器給出電壓波動的解釋，一個是電源噪聲，一個是地彈（多個器件I/O造成SSN）。

電流從VCC上端流入，流經上面第一個封裝電感，經過開關A，經終端電阻后流入傳輸線。t2時刻，電流瞬間經過封裝電感時，將在節點V1處出現電壓噪聲△V。開關B導通時，傳輸線、地平面、下面封裝電感形成一個環路，t3時刻，當電流經過開關B瞬間，會在節點G1處產生地彈噪聲△V。

在一塊摻雜濃度較低的P型半導體硅襯底上，用半導體光刻、擴散工藝制作兩個高摻雜濃度的N+區，并用金屬鋁引出兩個電極，分別作為漏極D和源極S。然后在漏極和源極之間的P型半導體表面復蓋一層很薄的二氧化硅(Si02)絕緣層膜，在這個絕緣層膜上裝上一個鋁電極，作為柵極G。這就構成了一個N溝道(NPN型)增強型MOS管。顯然它的柵極和其它電極間是絕緣的。

看到耦合電容容值范圍部分，想起之前面試，有公司問過：PDN提取頻率范圍是多少？為什么有的選擇在百兆之內？

文中除了給出電容裝配形式的回路電感比較。還給出不同容值的諧振頻率：電解電容容值470μF，自諧振頻率232KHz，容值100nF，自諧振頻率約為26MHz。

上圖為某設計規范給出所用電源所需電容的推薦容值與個數，容值都是在470μF和100nF涵蓋的范圍之內。

所以才有芯片上的電容適用吉赫茲級別，封裝上的電容適用兆赫茲級別，板級上的電容適用百兆之內，VRM適用于千赫茲，當然VRM還要保證輸出電壓紋波很小的輸出電壓，所以才有在VRM附近并聯幾個大容值電容。

還有個問題，需要再強調一下：

同容值電容并聯自諧振頻率點不變，阻抗（容性&感性）變小；

不同容值電容并聯會出現反諧振點，阻抗總體會變小，這也是PDN出問題的常規手段，加不同容值的電容。

03

書中其他的部分，不管是XcitePI 提取芯片設計參數，還是PowerSI提取封裝設計和PCB設計參數，分別提取每個部分模型，再用SystemSI建立一個仿真系統，書中大部分內容都是以實例來進行分析講解。適合了解協同設計系統的層面信息，適合了解EDA軟件構建理論信息。從系統的方向給你指路，這是一條理論到實踐之路，一步一步看著是很慢，實際上是最快的。

此時想來，信號完整性的工作也在不斷進化與更新。從最初嚴格遵照設計規范到有理論分析得到簡單經驗規則設計；從最簡單的模塊搭建到嘗試SI/PI協同仿真；從消費類產品到高速產品，甚至于到各種不同信號產品；從單板的高速電路設計到芯片/封裝/電路板多板的協同設計……

想起學生時代掛在墻上的一句話：不積硅步無以至千里。很長一段時間，都不知道這個硅 kuǐ怎么讀。

所以，書還是得看，認真看。