從這部分內容開始，我們著重分析各個元器件在EMC中的應用，通常包括電感，電容，磁珠，電阻和磁環。首當其充的是電容。

1.在EMC設計中，以上元器件特性都跟一個重要因素有關，頻率，離開頻率這個重要因素，談電容，電感，磁珠等都是在“耍流氓”。

電容可以理解為寄生電感和電容的串聯，當頻率超過諧振頻率時，容抗小于感抗，電路逐步呈現電感特性。諧振頻率可通過以下公式計算。

f =1/（2π√C × ESL）

由于電容的阻抗特性，在選擇電容進行EMC對策時，需要根據不同頻率下的阻抗特性選擇：

2.如果說電感主要通過降低di/dt，提升EMC性能的話，那么電容就是通過降低du/dt提升EMC的性能。下圖是在DCDC電源中，通過在輸出端增加電容降低噪聲的幅值：

通常上圖可以看出，當輸出端增加一顆2200pf的電容時（2200pf電容的諧振頻率在100MHz-200MHz之間），200MHz的峰峰值由180mv下降到100mv，通常前面EMC基礎（二）的總結可知，由于容性耦合電壓正比于jwUCR，當降低U時，可以降低容性耦合的影響。

這是通過增加電容降低目標噪聲頻率的阻抗，從而降低噪聲幅值的方法，需要關注信號的頻率，才能鎖定選用什么容值的電容進行降噪處理，在這里，需要額外注意的是，不同廠家的電容特性也是不一樣的，我們在選型時，需要特別注意翻看電容的阻抗特性曲線。

3.要想有效的使用去耦電容，除了根據不同頻率選擇合適的電容以外，還需要注意以下幾點

1. )多個相同容值的電容并聯

   當多個相同容值的電容并聯時，可以將該頻率的信號幅值降得更低

   

       多個不同容值的電容并聯

當需要對多個頻率信號進行噪聲處理時，就需要多個不同容值的電容并聯，但這會帶來新的問題，反諧振點：

從上圖可以看出，由于22uf在超過諧振頻率以后呈電感特性，跟0.1uf的電容形成了并聯諧振，此時阻抗達到最高，這就說明所選擇的電容，是根據目標降噪頻率進行選型的。

2.）降低寄生電感的影響

由于電容的選用，不僅僅針對其諧振頻率點，也會應用其小于諧振頻點的情況，這就要求電容的寄生電感越小越好，同樣的情況下，封裝越小，其ESL越小。

從上圖可以看出，相同的容值下，3216的諧振頻率點超前于1005的封裝，這說明3216的寄生電感ESL更大。

為了降低電容ESL的影響，村田和TDK等電容廠家也相繼研發出了三端子電容，即ESL部分主要連接在串聯電路上。

3.）Q值不同的電容

當Q值很高時，阻抗在特定的頻率下，阻抗會很低，但是不在該頻率范圍時，阻抗上升的很厲害，而Q值相對較小的電容，在一定范圍內都可以維持較低的阻抗，這樣反而更加有利于EMC實驗。

4.）不同溫度，電壓下的電容

陶瓷電容在高壓和高溫條件下，其電容容值會發生明顯變化，這點我們需要特別注意，當電容容值發生變化了，其諧振頻點也會發生變化，濾波的效果就達不到了。

總結：電容選型時需要時刻關注以下幾點：