今天記錄分享一個無源低通濾波器的設計方法-定K型濾波器歸一化設計。主要用于一些電源端口或者需要使用低通濾波的場合。前段時間通過這個設計方法，成功解決了一個EMI傳導干擾的問題，這讓我決定要記錄分享一下它的設計過程；至于什么是定K型濾波器，我在網上查了很久這個概念，沒有得到特別明確細致的答案。然后求助文心一言，得到了如下的回答。答案也是風馬牛不相及，不知所云；
這個并不是重點，那暫且略過；這個計算方法在EMC設計中特別實用有效，計算量還小。那么下面就簡單來介紹下這個濾波器的設計計算方法吧。
如下是基準濾波器設計數據，這個圖我們不需要記住，用的時候拿出來查看就行。下圖從A~D,電感值與電容值的數值均為單位值，截止頻率為1/2Π，特性阻抗為1；我們所要做的就是根據實際電路中需要的截止頻率點，及特性阻抗值，按照下面將要講的方法來計算實現。
A、二階
B、3階T型
C、3階Π型
D、4階
設計該濾波器，需要經過三個步驟的計算，如下：
第一步：求M值、K值；
M=期望的截止頻率值fc/基準濾波器的截止頻率=fc/(1/2Π) = 2Πfc;
K = 期望的特征阻抗 / 基準濾波器的特征阻抗=Z0/1 =Z0;
第二步計算經過頻率換算后的L值和C值；
L1 = L0 / M = L0 /2Πfc;C1 = C0 / M = C0 /2Πfc;
注：L0、C0為基準值，如上圖中數值；L1、C1為經過頻率換算后的值；
第三步計算經過頻率與特性阻抗兩次換算后的L值和C值；
L2 = K * L1 = Z0*L0 / 2ΠZ0fc ;C2 = C1/ K = C0 /2Πfc;
注：L2、C2為最終設計值；
在進行計算之前需要明確幾點：
1、期望的截止頻率
期望的截止頻率點應該比希望插入插損的頻率點要低，以便獲得良好的抑制效果；
2、濾波器的階數
濾波器每個階次按照20dB/10倍頻程進行滾降，依次地，二階按照40dB/10頻程進行滾降，三階按照60dB/10倍頻程滾降；根據超標頻點的超標數值，決定需要加入的插損，進而決定使用幾階濾波器；
下面舉例說明：
如在電源端口處，通過開關電源引起的傳導干擾超標頻率值在175KHZ;我們選擇二階LC低通濾波器來進行濾波設計；為了獲得良好的濾波效果，我選擇截止頻率為50KHz;根據以上條件，我們來進行計算：
第一步
M = 2Πfc ≈ 314000；
K = 50;
第二步：
L1 = 1/314000
C1 = 1/314000
第三步：
L2 = 50/314000 ≈ 159uH;C2 = 1/(314000 *50) ≈ 63.6nf;
求得L ,C 的最終設計值分別為159uH 、63.6nf；下面我們通過multsim 進行仿真；如下圖所示：
從圖中我們可以看到，設置期望的截止頻率為50kHz時，在175kHz時，插損大約有-21dB;LC濾波器在實際設計的時候，我們可以根據超標頻率點的dB值大小來調整期望的截止頻率值。期望的截止頻率值越低，那么設計出的濾波抑制效果就會更好一些。比如上面如果我們設計截止頻率為20kHz,我們計算出的L、C值分別為398uH、159nf；再次在multsim進行仿真，如下圖所示：
通過仿真圖可以看到，選擇20kHz作為截止頻率，在175kHz時插損為-37dB;
另外，也可以根據需要選擇三階或更高階次的LC濾波電路，以便獲得更好的抑制效果，因為每一階濾波器，會產生每10倍頻程20dB的衰減，那么階次越高，衰減的越快；
以上需要說明的有兩點。一是以上的仿真是基于multsim軟件的模型進行的，用于說明定K型濾波器的分析設計過程，并不能代表實際的濾波效果；在實際設計的時候還是需要進行實測調試的。二是通過計算得到的LC數值是理論值，請根據實際電感與電容的標稱值，選擇相對接近的；
以上分析是本人學習理解過程的記錄，其中理解并不能說絕對正確，任何結論的成立，都存在著不同的客觀條件。學習的時候，還是要結合實際情況，多加思考。如果有偏頗之處，還請留言討論，共同學習，一起進步，謝謝！