所以這里我直接做了展開處理，將8個結(jié)果做了加法。

電路架構(gòu)優(yōu)化

我認(rèn)為在隨著濾波器規(guī)模變大運算的數(shù)據(jù)位寬增加時，信號與系數(shù)相乘后的結(jié)果進行累加操作的部分，組合邏輯的延時相對會增加很多，為了進一步提升電路架構(gòu)的性能，可對該部分進行加法樹的平衡，打拍優(yōu)化加法樹結(jié)構(gòu)，應(yīng)該有可能進一步提升電路架構(gòu)的性能。

仿真設(shè)計

仿真數(shù)據(jù)設(shè)計

為了驗證并行設(shè)計代碼的正確性。這里使用MATLAB腳本產(chǎn)生了一個混頻信號，混頻的頻率為100hz和700hz的疊加，然后將混頻信號進行量化處理并導(dǎo)出txt文件以供仿真文件讀取。

clc;close all;clear all;
 Fs = 2000; %采樣頻率
N = 2^10; %采樣點數(shù)
f1=300; %正弦波1頻率
f2=400; %正弦波1頻率
t=[0:N-1]/Fs; %時間序列
s1 = sin(2*pi*f1*t) ;
s2 = sin(2*pi*f2*t) ;
s = s1 .* s2;
figure(1);
subplot(1,2,1);
plot(t,s,'r','LineWidth',1.2);
title('時域波形');
axis([0,100/Fs,-3,3]);
set(gca,'LineWidth',1.2);
%轉(zhuǎn)化為位寬12bit數(shù)據(jù)
s_12bit=s./max(s).*(2.^11 - 1); % DA輸入波形，量化到16bit
s_12bit(find(s_12bit<0) ) = s_12bit(find(s_12bit<0) ) + 2^12 - 1;
s_12bit = fix(s_12bit);
s_12bit = dec2hex(s_12bit);
% %生成文件
fid= fopen('sin_data.txt','w+');
%生成十六進制
for i=1:N
    fprintf(fid,'%s',s_12bit(i,:));
    fprintf(fid,'\r\n');
end
fclose(fid);
%% 設(shè)計驗證
N=16;      %濾波器長度
fs=2000;   %采樣頻率
fc=500;    %低通濾波器的截止頻率
B=12;      %量化位數(shù)
%生成各種窗函數(shù)
w_kais=blackman(N)';
%采用fir1函數(shù)設(shè)計FIR濾波器
b_kais=fir1(N-1,fc*2/fs,w_kais);
ss=conv(b_kais,s);
subplot(1,2,2);
plot(t(20:1000),ss(20:1000));
title('濾波后信號');
axis([0,100/Fs,-1,1]);
set(gca,'LineWidth',1.2);

運行仿真后，根據(jù)設(shè)計的濾波器系數(shù)進行仿真，發(fā)現(xiàn)可以正常濾波除去高頻分量。

濾波仿真效果

仿真激勵文件編寫

`timescale 1ns / 1ps
module Fir_Parallel_tb;

    // Parameters
    localparam integer SIGN_IN_WIDTH = 12;
    localparam integer SIGN_OUT_WIDTH = 29;
    localparam integer FIR_COE_WIDTH = 12;
    localparam integer FIR_COE_NUM = 16;

    // Ports
    reg clk = 1;
    reg rst = 1;
    reg [SIGN_IN_WIDTH-1:0] signal_in;
    wire [SIGN_OUT_WIDTH-1:0] signal_out;

    Fir_Parallel #(
                       .SIGN_IN_WIDTH(SIGN_IN_WIDTH ),
                       .SIGN_OUT_WIDTH(SIGN_OUT_WIDTH ),
                       .FIR_COE_WIDTH(FIR_COE_WIDTH ),
                       .FIR_COE_NUM (FIR_COE_NUM )
                   )Fir_Parallel_dut (
                       .clk (clk ),
                       .rst (rst ),
                       .signal_in (signal_in ),
                       .signal_out  ( signal_out)
                   );

    reg  [11:0] mem [0:99];
    reg  [9:0] addr ;
    // reg  [11:0]data_out ;
    always #(10*1)
    begin
        if(rst==0)
            addr = addr + 10'd1;
        signal_in  =  mem[addr][11:0];
    end

    always
        #5  clk = ! clk ;

    initial
    begin
        signal_in =0;
        $readmemh("sin_data.txt",mem);
        addr  = 10'd0;
        #10;
        rst   = 0;
    end

endmodule

運行仿真，查看波形可見，濾波效果和仿真結(jié)果一致。

仿真波形

延遲分析

該架構(gòu)的數(shù)據(jù)輸入后，每四個時鐘周期后輸出一個數(shù)據(jù)，其中，一個時鐘周期用于X（n）的加和，一個時鐘周期用于計算信號和濾波器系數(shù)相乘的結(jié)果，一個時鐘周期用于乘法輸出后的數(shù)據(jù)做累加處理，一個時鐘用于讀取累加后的結(jié)果。

延時分析