簡介
LMK0482x系列是業界性能最高的時鐘調節器，支持JEDEC JESD204B。
PLL2的14個時鐘輸出可以配置為使用設備和SYSREF時鐘驅動七個JESD204B轉換器或其他邏輯設備。可以使用直流和交流耦合提供SYSREF。不限于JESD204B應用，14個輸出中的每一個都可以單獨配置為傳統時鐘系統的高性能輸出。高性能：擁有功率或性能之間進行權衡的能力、雙VCO、動態數字延遲、保持和無故障模擬延遲等功能，使LMK0482x系列成為提供靈活高性能時鐘樹的理想選擇。
特點
- 支持JEDEC JESD204B
- 超低均方根抖動
- –88 fs均方根抖動（12 kHz至20 MHz）
- –91 fs均方根抖動（100 Hz至20 MHz），
- 底噪低，在245.76MHz噪底僅為–162.5 dBc/Hz
- PLL2最多14個差分設備時鐘
- 最多7個SYSREF時鐘
- 最大時鐘輸出頻率3.1 GHz
- PLL2輸出時鐘支持可編程輸出：LVPECL、LVDS、HSDS、LCPECL。
- PLL1最多1個緩沖VCXO/晶體輸出
- 支持時鐘編程為LVPECL，LVDS、2xLVCMOS。
- 雙環 PLL 架構
- 歸一化[1 Hz]PLL噪底–227 dBc/Hz
- 鑒相器速率高達155 MHz
- OSCin倍頻器
- 兩個集成低噪聲VCO
- 最多3個冗余輸入時鐘
- 集成低噪聲晶體振蕩器電路
- 輸入時鐘丟失時的保持模式
- 自動和手動切換模式
- 無點擊切換和LOS
- PLL1
- PLL2
- 50%占空比輸出分頻器，1至32（偶數和奇數）。
- 精確數字延遲，動態可調。
- 25 ps步進模擬延遲。
- 多模：雙PLL、單PLL和時鐘分發
- 工業溫度范圍：–40至85°C；支持105°C PCB溫度（在熱墊上測量）。
LMK04828引腳圖
下圖是LMK04828引腳圖，包括了控制引腳、時鐘輸入、晶振輸入輸出、時鐘輸出、電源和地。下面依次介紹相關的引腳功能。
LMK04828引腳圖
引腳功能介紹
控制引腳功能
芯片包含了復位、控制芯片寄存器寫入的SPI相關引腳、芯片時鐘選擇引腳，下面進行引腳功能的介紹。
晶振輸入輸出引腳功能
芯片包含了晶振輸入輸出引腳，下面進行引腳功能的介紹。
時鐘輸入引腳功能
芯片包含了時鐘信號的引腳輸入，下面進行引腳功能的介紹。
時鐘輸出引腳功能
芯片包含了四個時鐘輸出組，下面列舉了各個時鐘組包含的具體輸出：
- 時鐘組0：DCLKout0，SDCLKout1，DCLKout12，SDCLKout13。
- 時鐘組1：DCLKout2，SDCLKout3。
- 時鐘組2：DCLKout4，SDCLKout5，DCLKout6，SDCLKout7。
- 時鐘組3：DCLKout8，SDCLKout9，DCLKout10，SDCLKout11。
因為各個時鐘組的輸出時鐘功能類似，這里以時鐘組0為例介紹。
