Hello,大家好！

今天主要來聊一下ESD。相信大多數小伙伴都會深有體會，在眾多的EMC測試中，ESD抗擾度的測試屬實是非常讓人頭疼的了。雖然是塊硬骨頭，但是就算冒著崩了牙的風險，咱們也得啃一啃啊。開個玩笑，下面開始今天的內容。

概念

靜電抗擾度測試是用來評估設備或系統在遭受靜電放電時抵抗干擾的能力的試驗。

特點

頻譜寬

靜電放電的頻譜寬度可以從幾十兆赫（MHz）延伸到幾千兆赫（GHz），甚至更高。這種寬頻譜的電磁輻射會對周圍的電子設備造成干擾，甚至可能損壞設備內部的電路。

電磁場幅度強

靜電放電產生的電磁場幅度可以達到幾百伏/米甚至更高，頻譜范圍也極寬，從幾十兆赫茲到幾千兆赫茲不等。

隱蔽性

靜電放電過程往往不易被直接察覺，因為人體感知的靜電放電電壓較高（一般為2~3KV），而日常生活中的靜電放電往往低于這個閾值。

潛在性

有些電子元器件受到靜電損傷后的性能沒有明顯的下降，但多次積累放電會給器件造成內傷而形成隱患。因此靜電對器件的損傷具有潛在性。

隨機性

從一個元件產生以后，一直到它損壞以前，所有的過程都受到靜電的威脅，而這些靜電的產生也具有隨機性，其損壞也具有隨機性。

靜電放電發生器模型

下圖截取自GB/T 17626.2 靜電放電抗擾度實驗

測試布置示意圖

測試臺的布置按照標準中的要求進行是測試順利通過的關鍵，下圖截取自GB/T 17626.2 靜電放電抗擾度實驗，共有4幅。分為臺式接地，落地式接地，臺式浮地，落地式浮地；區別是浮地設備因為不能接大地，需要在測試的時候，通過靜電刷進行放電，防止靜電荷的累積。浮地設備因為不能及時將靜電導入大地因此在ESD測試整改中，具有更高的難度。其他內容，這里不做過多闡述，有需要的朋友可以去閱讀標準。

實驗室臺式設備試驗布置實例

實驗室落地式設備試驗布置實例

實驗室不接地臺式設備試驗布置實例

實驗室落地式不接地設備試驗布置實例

測試等級

測試等級根據所測產品的行業要求進行選擇，下圖截取自GB/T 17626.2 靜電放電抗擾度實驗。

ESD發生過程

1、靜電積累

物體通過摩擦、接觸或感應等方式積累靜電荷。

2、靜電誘導

帶電體接近或者接觸到另一個導體時，會在該導體上誘導出相反極性的電荷。

3、電荷遷移

由于電位差的存在，電荷通過一個導電通路從一個物體遷移到另一個物體，以達到電位平衡。

4、放電現象

在電荷遷移的過程中，可能會發生電流流過、產生熱能、發出光和聲等現象。

干擾機理

1、ESD干擾通過傳導方式進入產品內部；

2、ESD干擾通過電磁波輻射方式進入產品內部；

放電方式

接觸放電

主要針對半成品電子電氣產品或帶金屬外殼的成品，特別是金屬外殼。接觸放電的放電頭是尖頭，緊密地頂住待測產品的金屬部分進行測試。這種測試方法模擬了操作者或物體在接觸設備時的放電情況接觸放電槍頭如下圖所示：

空氣放電

主要針對塑料外殼或金屬外殼表面有絕緣漆的成品。空氣放電的放電頭是圓形頭，模擬了人或物體對鄰近物體的放電情況。空氣放電槍頭如下圖所示：

耦合板放電

對受試設備周邊的耦合板實施放電，模擬人員對受試設備附近的物體進行放電。

常見失敗原因

1、靜電放電電流直接流進電路；

2、靜電放電電流通過分布電容耦合進附近電路；

3、IC 等元器件的 ESD 抗擾能力不夠；

4、CPU 沒有 Watch Dog, 軟件濾波不好；

5、板卡電纜接口處沒有良好的濾波措施；

6、鈑金或者板卡地沒有處理好，導致在地線上產生電位差；

7、板卡地平面處理不當，沒有實現低阻抗的地平面，不能夠提供低阻抗的靜電電流回流路徑；

8、整機鈑金設計不當，所有鈑金沒有實現低阻抗的連接，不能夠提供低阻抗的靜電電流回流路徑；

整改思路

首先分析靜電耦合路徑。

在進行靜電測試故障分析時，耦合路徑分析是至關重要的一步。靜電測試中的故障往往與靜電放電（ESD）對電路或系統的干擾有關，這種干擾可能通過傳導路徑或輻射路徑進入敏感電路，導致功能異常或測試失敗。

網上看到一個判斷干擾時走的傳導路徑還是輻射路徑的方法。這里也分享出來，可以供大家提供一個思路：拿著靜電槍對一個金屬接地線或者螺絲刀在產品上方進行連續的拉弧放電，在對產品懷疑的敏感區域重點測試。測試過程中要注意，拉弧放電與產品的間距，避免直接對產品電路進行放電，導致產品損壞。若這種方式測試后，產品沒有出現對應的故障現象，那么大概率的是傳導干擾為主。

這里我認為在一項測試中，不一定單純是傳導路徑或是輻射路徑。很可能傳導路徑與輻射路徑都有。所以任何方法技巧都是人們總結出來的，不是一勞永逸的。所以可以作為參考，不能作為依據。然而一些基礎的物理特征我覺得是可以信賴的。

傳導干擾路徑特征：低頻電流優先通過低電阻路徑，高頻電流，優先通過低阻抗路徑，阻抗需要考慮寄生的感抗與容抗，關注走線的長度和寬度，走線與走線之間的距離。通過對最低阻抗路徑的分析，評估靜電放電干擾電流是否有按設計規劃的路徑走，該路徑是否有抗靜電能力差的或是敏感的信號走線。

輻射干擾路徑特征：輻射干擾路徑主要分析信號環路大小。因為信號的環路大小與感應的靜電干擾所產生電壓成正比。因此針對輻射敏感區域查看PCB和結構上是否存在有大環路的敏感信號。

找到耦合路徑的第一步就是明確故障現象。能夠直接觀察到的現象包含但不限于：圖像、聲音、機械執行功能元器件、示波器測試波形等。對于一些偶發的故障，還可以使用提高測試等級的辦法，讓故障現象重現，以便進行思考分析。通過測試的現象，結合原理圖、PCB圖，產品結構，綜合去考慮分析靜電的耦合路徑。比如，靜電放電測試過程中出現設備重啟的現象。這種故障大概率是MCU復位引腳或供電引腳因被靜電干擾導致電壓跌落造成的。分析該故障，可以使用上面判斷是傳導路徑還是輻射路徑的方式進行測試。然后結合上面兩種干擾路徑的特征去查找產品故障的薄弱環節。

其次是解決對策。

在這里我們把對策歸納為三個字：疏、堵、防；

疏，疏通。就是讓靜電的能量按照設計規劃的路徑去走，避開敏感信號。而不是任其隨意亂躥，從而干擾電路的正常運行。ESD二極管：通過一個無害的路徑把靜電能量釋放，注意器件的放置位置很重要；

電容：使用小容值陶瓷電容，可以濾除高頻靜電分量，保護芯片等敏感電路不受靜電干擾損壞；

堵就是把通過該路徑上的靜電能量以熱能的形式進行消耗；

磁珠：對靜電中的高頻成分有很好的吸收作用。

電阻：消耗所有頻率成分的靜電干擾；

防

1）使用屏蔽外殼，屏蔽罩等，防止靜電干擾耦合到敏感元件；

2）增大耦合距離，盡量遠離干擾源；

設計思路

有了對上面失敗原因和整改思路的了解認識，那么在產品設計的時候就有了更為清晰的指導。越早考慮EMC問題，費用越低，效率越高（費效比規律）。所以在原理圖和PCB設計時，對可能引起靜電干擾問題的部分要有具體的解決對策。這里只是簡單羅列一些，僅供參考。最好能結合自己的產品總結出一個Checklist,設計的時候對照檢查，那就非常nice了。

1、板卡接口良好的濾波以及鉗位措施；

2、板卡地平面劃分合理，盡量保證地平面低阻抗設計；

3、易受擾電路合理屏蔽；

4、電路功能設計上盡量避免使用沿觸發；

5、良好的鈑金設計；

6、線材加屏蔽或者加磁環,以消除共模干擾；

7、整機線材和板卡分布合理，避免通過分布電容耦合影響其他電路；

8、單板布局中，要保證地平面的完整性；

9、單板設計中，走線盡量短、粗，盡量遠離其他可能引入干擾的走線；

10、單板設計中，敏感信號必要的時候進行包地處理，并在包地線上打地孔；

11、單板合理布局，盡量使信號環路最小；

12、單板合理布局，按照可能的干擾路徑，合理布局防護器件；

13、條件允許的情況下，盡量選擇ESD防護等級高的IC;

測試標準

以下是ESD測試的國家標準和國際標準，對具體標準的閱讀和理解，有助于幫助我們更高效的通過測試。

1）國家標準：GB/T 17626.2；

2）國際標準:IEC61000-4-2；