AEC-Q100文件，是芯片開展車規等級驗證的重要標準和指導文件。

E組驗證是ELECTRICAL VERIFICATION TESTS電氣特性驗證測試

本文將重點對E組的第1項TEST ---- Pre- and Post-Stress Function/Parameter 應力驗證前/后的功能測/性能參數測試項目進行展開討論。

很多朋友可能對于TEST的認證內容很是陌生，很少聽到有這項驗證內容，但是實際上這個內容是驗證產品可靠性最重要的一步，它遍布于整個測試流程的下半部分，可以看到下圖中，綠色框圈起來的地方多達16項，而且這里面有些項目還要進行高、低、室溫測試。

這個測試到底是干什么的呢，實際上就是基于大批量生產線的ATE測試系統，對于進行AEC Q100認證的樣品，再次進行測試，所以很多時候我們管這個測試內容叫做回測。

TEST - Pre- and Post-Stress Function/Parameter - 回測

回測主要就是驗證產品在各項應力測試驗證前后的狀態是否符合標準和要求，那么我們看一下TEST的細節。

表格中信息介紹和解讀

表格中的信息給出，TEST的分類是E1，Notes中包含了H、P、B、N、G，也就是說要求密封器件、塑封器件、要求BGA器件、非破壞性測試、承認通用數據。

需求的樣品數量是全部的等待進行AEC Q100的樣品；

接受標準就是0失效；

測試方法就是根據規格書中的參數要求或者客戶的定義進行測試。

附加需求：

要按照表2和圖2中所示相關應力內容和附加要求進行TEST測試。所使用的測試軟件應符合Q100-007的要求。應力驗證之前和之后的所有TEST測試，都需要在每個器件規格要求的溫度和極限值范圍內進行。

表格解讀：

TEST比較關鍵的就是要根據產品規格書中要求的內容進行測試，所以原則上，該測試程序就需要和大批量生產時的測試程序保持一致，而這種批量測試一般都是在封測廠進行，如果是Fabless模式的IC設計企業，自己很難具備和封測廠相同的ATE測試能力。而通過之前的A、B組驗證介紹，我們又了解到，有一些回測必須在一定時間范圍內進行，或者在部分項目中間也需要進行回測，那么這個時候，封測代工廠的產能是否可以為這種小批量的樣品預留，來回運輸過程中是否會帶來更多的失效風險，需要大家在開展TEST回測的時候綜合考慮。

當然如果自己有測試團隊，按照規格書開發出一套全新的測試程序也是可以的，但是這樣的成本會變高，最好可以找到和封測廠相同型號和配置的ATE，這樣可以共享Load Board和測試程序。

下面我們看一下AEC Q100-007中的要求，這是AEC-Q100標準自身的第7個附件。

AEC - Q100-007-REV-B FAULT SIMULATION AND FAULT GRADING介紹

適用范圍

這種測試方法定義了產品故障分級流程，并指定了被測器件的生產制造測試程序必須能夠識別到的故障級別。產品自身設計參數失效不包括在內。

故障分級的另一個術語是故障模擬。故障分級適用于所有數字電路，包括混合信號的數字部分加線性電路。故障分級不適用于電路的線性部分。

此外，本文檔還涵蓋了建模和邏輯仿真需求;假定的故障模型和故障仿真要求;以及評估和報告測試覆蓋率必須遵循的流程。

目的

器件質量由三個因素決定:

• 故障模型的質量:故障模型是否充分模擬了制造過程中缺陷的影響?

• 故障覆蓋范圍:給定一個故障模型，針對這些故障測試多少電路點?
• 環境缺陷激活條件:某些缺陷僅在某些激活條件(電壓、溫度、頻率)下表現出來(或讓缺陷更明顯)。因此，這些激活條件需要反映在測試內容設置中才能有效。

此測試方法的目的是使用當前的故障模擬模型開發，針對產品各功能模塊的最佳故障覆蓋率方案，以便最小化識別缺陷并向最終用戶報告故障測試覆蓋率程度。這種測試方法沒有討論故障模型的有效性，也沒有討論適當的激活條件。

測試流程

故障模擬和故障分級的典型流程流程如圖1所示。

• 4.1 器件仿真

仿真是研究集成電路中相互作用參數之間關系的一種模擬過程。模擬器必須支持至少零(0)，一(1)和未知(U或X)的邏輯狀態。此外，模擬器必須支持適當的“Strength”，以基于目標技術和設計實踐實現正確的邏輯建模。

仿真使用足夠精確的模型來模擬電路的功能行為。集成電路可以用幾個抽象層次來描述(見圖2):

a.行為模型:根據集成電路執行的算法來描述。允許用于ROM、RAM、EPROM、EEPOM，模擬器件的功能失效模型。

b.功能模型:根據功能塊內部和功能塊之間的數據流和控制信號來描述集成電路。這些塊是由閂鎖、寄存器和復雜度相似的元素組成的。允許在每個寄存器都可以在門/晶體管級別分析的情況下使用。

c.邏輯模型:集成電路是根據開關元件(門和觸發器)的互連來描述的，也被稱為門或結構模型。推薦使用此種方式于，所有輸入輸出點檢測：固定邏輯失效模型

d.開關級模型:集成電路按照金屬氧化物半導體電路的邏輯行為來描述。開關級模型由晶體管連接的節點組成，也稱為晶體管模型。

4.2 失效模型

在這里不再詳細描述，需要的話可以參考原文件

4.3 失效檢測

4.3.1 初始條件

在故障模擬開始時，每條邏輯線路和所有包含內存組件的狀態必須是未知的(U或X)。任何其他初始條件，包括任何線路或內存元素顯式初始化為0(0)或1(1)，都必須驗證并記錄在案。如果在特定模型的每個實例中都進行了相同的初始化，那么記錄一次初始化就足夠了。但是，必須說明模型的所有實例都受到了影響。

4.3.2 測試序列

將器件測試序列引入到單個固定邏輯故障模型中，然后模擬器件信號的傳播。

4.3.3 檢測標準

當無故障模型和故障模型之間存在設備輸出值的邏輯差異(即0和1之間)時，就可以檢測到故障。這種差異是誘發性固定邏輯條件下的結果。

4.4 故障清單

必須以確定的方法生成電路中所有建模故障集合而成的故障列表。不允許對建模的故障進行統計抽樣。

4.5 模擬器/測試器差異文檔

故障模擬器和測試設備使用的測試向量序列，在格式或時間點上的任何偏差都應記錄在故障模擬報告中。

4.6 模塊化設計

模塊化和相互獨立測試的設計可以分別進行測試分級，并且可能不需要針對每個設計變更進行測試程序重做，只要每個模塊的測試模式始終是分級的模式，并且在對故障進行評分時每個輸入和輸出都是可用的。

4.7 固定邏輯失效類型

在這里不再詳細描述，需要的話可以參考原文件

5 測試覆蓋率的衡量

下面的測量主要集中在固定邏輯故障模型上，很可能不適用于其他模型，如IDDQ。（IDDQ測試是通過檢測CMOS靜態漏電流是否有較明顯變化來判定電路中是否有橋接、開短路等缺陷。）

5.1 故障折疊

為了便于故障模擬，允許使用故障等價和顯性的概念。

故障等價和顯性允許我們將多個故障合并到一個集合中，這樣用一個測試向量就可以檢測到這些故障。把可能的故障總數減少到必要故障的最小數目的過程稱為故障分解。例如，可以將一系列緩沖區中的錯誤合并(折疊)為一組錯誤。

5.2 潛在的故障檢測

如果在測試向量的應用過程中，無故障邏輯模型的主輸出值在特定仿真時間為0(0)或1(1)，但在同一仿真時間對應的故障邏輯模型的主輸出值為U或X，則認為有可能檢測到建模故障。潛在被檢測到至少10次的故障可視為已檢測到故障。這是基于這樣一個假設:如果在測試向量的應用過程中出現了10次或更多次，則U或X值將至少一次與無故障邏輯模型值相反。大多數故障模擬器允許用戶為此目的設置一個閾值，該閾值必須設置為至少10。另一種方法是簡單地計算所有可能檢測到的故障，并將其中的50%視為檢測到的故障。

5.3 測試覆蓋率

5.3.1 故障檢測的比率

檢測到的故障百分比，或測試級別，等于檢測到的故障總數除以可能的故障總數減去無法檢測到的故障。

其中

選擇合適的計算方法的經驗法則是，使用自動測試向量生成模式(ATPG)對數字設備和塊使用邏輯(門)故障模型。

5.3.2 TYPE2故障

(1在邏輯級和電路級都完全不可測試的是TYPE1故障;2在電路級可以測試但在邏輯級不可測試的是TYPE2故障)

由于標準模擬工具無法量化TYPE2故障的影響，因此應該使用間接方法來確保這些故障的覆蓋范圍。TYPE2故障通常被認為是數字電路中的延遲故障。對于模擬電路，TYPE2故障會影響參數規格。

對于掃描設計，必須包括針對延遲故障的掃描模式。功能模式可作為檢測延遲故障的輔助掃描。對于非掃描設計，延遲故障必須完全由功能模式來覆蓋。

用于目標延遲故障的掃描模式的捕獲周期應按設備的額定頻率執行，也可用于覆蓋固定邏輯故障。對于功能模式，測試應在產品的額定頻率下運行。延遲故障測試描述和覆蓋范圍應根據章節5.3.1報告。

對于超出本文檔范圍但可在其他地方指定的模擬電路的測試，需要進行功能測試、參數測試或驗證規格的其他類型的測試(如BIST內置自測試)。測試描述應按第7節報告。

5.3.3 測試覆蓋率的報告

臨時故障覆蓋報告可能基于折疊故障列表。然而，最終報告的測試覆蓋范圍應根據故障列表中的故障總數，而不是折疊后故障列表。報告的故障覆蓋率百分比必須適當地劃分為模型(例如，固定邏輯、轉換延遲、IDDQ)和產品模塊(例如，模擬、數字邏輯、內存)。

5.3.4 算法衍生的測試向量

如果已建立的測試算法被用來為使用行為模型的設計部分推導測試向量，則必須報告已建立的測試覆蓋率。參考文獻和其他相關材料必須被記錄下來，以支持所使用算法的有效性。如果一個已經建立的測試算法被定制或者一個新的測試算法被開發，它的有效性必須被證明并且測試覆蓋率(這樣建立的)應該被報告。如果行為模型包含在結構級別建模的子塊(即與RAM分區相關的解碼邏輯)，則必須在故障模擬報告中提供證明，說明所使用的測試算法如何覆蓋嵌入結構邏輯中的卡在故障。

5.3.5自動測試向量生成(ATPG) /掃描測試

在基于掃描的設計中，可以使用掃描測試模式而不是功能模式來提供指定的停留測試覆蓋率要求。如果僅通過掃描模式不能滿足指定的停留測試覆蓋率，則可以使用功能模式來補充掃描模式。

通常需要額外的測試來檢測延遲故障。在基于掃描的設計中，需要針對延遲故障的掃描模式。這些掃描模式可以由功能模式補充。

為了檢測延遲故障，應該在額定頻率下運行功能測試。對于針對延遲故障的掃描測試，捕獲周期應以額定頻率執行。延遲故障測試描述和覆蓋范圍應根據章節5.3.1報告。

6 接受標準

6.1 統計抽樣

不允許對建模的故障進行統計抽樣。

6.2 鑒定試驗要求

提交確認和批準的器件必須使用向量集進行測試，其固定邏輯故障覆蓋率大于或等于下面所示的使用邏輯模型的設計部分的百分比。如果沒有滿足測試覆蓋率要求，則必須提交所有未檢測到的故障的解釋以及改進計劃。如果適用，鼓勵執行IDDQ，除非供應商對IDDQ不能或不應該執行的原因提供解釋。為了達到本文檔要求的覆蓋水平，設備必須設計為適應IDDQ測試。以下是根據IDDQ測試的存在和級別，對設備不同部分的生產測試覆蓋率要求。

6.2.1 混合模式電路的模擬電路或模擬電路塊

要求100%的規范覆蓋。

6.2.2 數字電路或混合模式電路的數字電路塊

用于所有交付生產的部件的生產測試裝置的卡滯故障覆蓋率必須大于或等于98%的測試覆蓋率。

6.2.3 帶有IDDQ或ISSQ的數字電路或數字電路塊

如果可接受的IDDQ或ISSQ測試(根據附錄)包含在生產測試集中，用于交付生產的所有部件的生產測試集的卡滯故障覆蓋率必須大于或等于97%的測試覆蓋率。

6.2.4 利用掃描設計的數字電路或數字電路塊的過渡延遲故障覆蓋

添加過渡延遲故障覆蓋率是提高設備總體測試覆蓋率的理想方法。一個合理的目標是80%的測試覆蓋率。

6.2.5 使用偽卡滯IDDQ故障覆蓋的數字電路或數字電路塊

添加偽卡滯IDDQ故障覆蓋率是提高設備整體測試覆蓋率的理想方法。一個合理的目標是70%的測試覆蓋率。

6.3 理論場差率

根據Agrawal和Williams-Brown中引用的模型，利用其百分比和功能收率計算測試覆蓋率的理論不良率。這些模型估計是理論上的最壞情況估計，只考慮固定邏輯故障。包含其他類型的故障使這些計算非常復雜，因此在使用這些結果時必須謹慎。

6.4 試驗順序改變

在接受測試等級后，如果不對受影響電路塊的整個測試序列執行新的測試等級，則不允許刪除測試。但是，可以添加其他測試。此外，對于設計的每次修訂，必須重新建立可接受的測試覆蓋級別，因為一些以前成功的測試可能會由于設計修改而失效。如果供應商有足夠的手段排除更改后需要新的測試等級的需要，則必須在生產交付之前將結果提供給用戶。

6.5 用戶審計

用戶保留審核故障和測試分級結果的權利。

6.6 無法滿足生產故障覆蓋

如果不能滿足生產測試覆蓋要求，供應商必須提交一份完整的報告給用戶批準，解釋不能滿足要求的原因。

總結

TEST測試的過程，就是確保產品在不同條件下功能及參數的正確性。

對于常溫、高溫和低溫的TEST溫度，請參考AEC Q100 1.3.4章節的定義。

熱測試和冷測試的終端端點TEST測試溫度，如果壓力測試需要，必須與特定等級指定的溫度相等。如果考慮到上電測試過程中的結加熱，熱測試端點測試溫度可以更高。

---

本文對AEC-Q100 E組的第1項內容TEST進行了介紹和解讀，希望對大家有所幫助。

如果有不正確的地方，也歡迎指正并交流。

材料整理制作不易，轉發請注明出處，文章中不對的地方歡迎指教和交流溝通。