如下Vce波形：請教如何消除Vce波形震蕩現象
現在設計一個全橋電路，對波形不太滿意，主要是波形有震蕩現象。想了很多辦法，仍然無法消除，請教各位高手有什么好辦法。 如下Vce波形：
如下Vce波形：全部回復(40)
正序查看
倒序查看
@4205250873
沈工用的IGBT吸收電容是不是這一種：[圖片] 3KV0.01UF的。沒用過，有點不太明白，這種外形做吸收電容耐脈沖電流應該不大吧。另外，見過江蘇上海的做電磁爐，感應加熱的用幾個并聯，為什么不用1個電容（比如廣東這邊的白明，創格）就搞定了
你發的這種是陶瓷Y2電容，做IGBT的高頻吸收，不適合，最佳的是用金屬化薄膜電容。
沈工一直用的是多個小電容串，并，目的是增加耐壓，增加過流，降低溫升。
其實只要提供準確的電容使用參數，我們這些專業廠家是可以一次就提供可靠的電容的。
目前為何有些廠家用的電容容易壞？一切都是低價惹的禍。電壓余量不足，電流余量不足，能不壞嗎？
0
回復
@my.mai
你發的這種是陶瓷Y2電容，做IGBT的高頻吸收，不適合，最佳的是用金屬化薄膜電容。沈工一直用的是多個小電容串，并，目的是增加耐壓，增加過流，降低溫升。其實只要提供準確的電容使用參數，我們這些專業廠家是可以一次就提供可靠的電容的。目前為何有些廠家用的電容容易壞？一切都是低價惹的禍。電壓余量不足，電流余量不足，能不壞嗎？
10多年前小容量的IGBT吸收電容沒有，就用高壓元片電容代替，只要是低損耗的，都可以作為零電壓電容使用，多少年來也從來沒有出過問題，當然幾個并聯一方面是容量的要求，即使一個電容滿足容量要求仍然用多個并聯是為了減小單個電容的熱量，這是從可靠性的角度出發的，沒有去考慮成本。廣東那邊的0.01/1000V也想用，但是他們沒有現貨，要5000以上定做，就改用常捷電子的0.01/1200V的，是小容量的IGBT吸收電容，用上去一點溫升都感覺不出來，他們都有庫存。
0
回復
@igbtsy
10多年前小容量的IGBT吸收電容沒有，就用高壓元片電容代替，只要是低損耗的，都可以作為零電壓電容使用，多少年來也從來沒有出過問題，當然幾個并聯一方面是容量的要求，即使一個電容滿足容量要求仍然用多個并聯是為了減小單個電容的熱量，這是從可靠性的角度出發的，沒有去考慮成本。廣東那邊的0.01/1000V也想用，但是他們沒有現貨，要5000以上定做，就改用常捷電子的0.01/1200V的，是小容量的IGBT吸收電容，用上去一點溫升都感覺不出來，他們都有庫存。
我們還有幾個客戶，一個機子用五六十只電容的。北京一個，上海一個，無錫一個，都是老牌的商用電磁灶企業了。
0
回復
@4205250873
問my.mai他會告訴你的。有儀器就用儀器測一下，沒儀器就裝在機子上面長時間測試一下各種條件下的溫度就知道了。沈工。吸收電容旁邊并的那個泄放電阻（510K2W)，我理解應該是減小吸收電容的脈動電流。我這邊機子沒并電阻，我這邊做了實驗并電阻跟不并電阻（更換了幾種阻值)，從Vce波形和驅動波形看不出什么變化，如果吸收電容串電阻，倒能明顯看出波形的變化。。
普通的低壓產品，都是單串結構，
一般的高壓產品，2000V以下，是兩內串結構(薄膜蒸鍍形成內串）
2000-4000V產品，一般是四內串結構（薄膜蒸鍍形成內串）
早期的內串結構，都是用鋁箔做的，優點是過流能力強，發熱少，溫升低。
缺點是耐壓一致性不高，電容容易出現電壓擊穿問題。
四五年前開始導入膜式內串結構，優點是耐壓一致性很高，缺點是相對鋁箔結構的過流差點，溫升會高一點。
0
回復
@igbtsy
電流相位滯后大約15度，把電流相位滯后改到3度左右再看波形，如果解決了說明你現在的負載阻抗不匹配。如果在近似零相位處還是這樣的波形，那你的死區時間設置有問題。
igbtsy,您好！
請問具體怎樣做，才能改變電流的相位余度？謝謝！
另外，本人正在做一款600W DC/DC電源，輸入48-60V，輸出240-400V。用推挽，橋式整流。PWM芯片為UC3525.頻率60K，主變壓器圈比NP1：NP2：NS=6:6:74。
初級電感128uH，輸出電感：2.2mH，輸出電容：100uF/450V，兩個并聯。
現在遇到的問題是測VDS波形有震蕩，在輸入高壓時（48V-60V）震蕩加劇，輸出紋波也一樣有震蕩，感覺是反饋沒調好，不知如何調節，煩請指點迷津，謝謝！
波形如下：
CH1：輸出二極管反壓波形； CH2：輸出紋波，上下震蕩； CH3：Vds
CH1：輸出二極管反壓波形；CH2：Vgs；CH3：Vds；CH4：初級電流變壓器輸出電壓。
UC2525電路如下：
1腳和9腳做了個跟隨，2腳給了個3.44V的高電平。輸出電壓反饋用的放大器加光耦，光耦第4腳拉UC2525第2腳。
0
回復
@yyy88888
igbtsy,您好！請問具體怎樣做，才能改變電流的相位余度？謝謝！ 另外，本人正在做一款600WDC/DC電源，輸入48-60V，輸出240-400V。用推挽，橋式整流。PWM芯片為UC3525.頻率60K，主變壓器圈比NP1：NP2：NS=6:6:74。初級電感128uH，輸出電感：2.2mH，輸出電容：100uF/450V，兩個并聯。 現在遇到的問題是測VDS波形有震蕩，在輸入高壓時（48V-60V）震蕩加劇，輸出紋波也一樣有震蕩，感覺是反饋沒調好，不知如何調節，煩請指點迷津，謝謝！波形如下：CH1：輸出二極管反壓波形；CH2：輸出紋波，上下震蕩；CH3：Vds[圖片] CH1：輸出二極管反壓波形；CH2：Vgs；CH3：Vds；CH4：初級電流變壓器輸出電壓。[圖片] UC2525電路如下：1腳和9腳做了個跟隨，2腳給了個3.44V的高電平。輸出電壓反饋用的放大器加光耦，光耦第4腳拉UC2525第2腳。[圖片]
RCD吸收要做好，R小C大效果好，但是損耗的能量也大。對照開關電源UDS或UCE的標準波形。關斷后的過沖只能有一次，大于一次就是不滿意的狀態。另外變壓器的繞制及磁通密度的選擇很重要，許多人為了省成本把磁通密度取高，加上磁芯質量差，就問題多多。我很保守，磁通密度取得低，可不留氣隙的盡量不留，這樣做出來的波形均是標準的波形。不過你的工作頻率較高。要注意功率部分的引線，防止產生寄生振蕩。
0
回復
