原理圖 
30W紋波輸出怪異
我現在做一個30W適配器,輸出12V/2.5A，用LD7535，變壓器EI28，初級36TS，次級6TS，感量650uH。現在效率有點低，115V輸入時滿載效率84%，而且輸出紋波峰峰值很高（圖一）。在波峰和波谷上好像有震蕩（圖二）。請大蝦賜教，是哪個環節發生了問題，不勝感激！附上原理圖。
原理圖
原理圖 全部回復(37)
正序查看
倒序查看
@jerry_ch
這個問題前兩天我也遇到,當時我一臺好好的機子測紋波,就出現像樓主這樣的情況,我就覺得奇了怪了,以前好好的,怎么這次就這樣了?結果,換了個示波器,立馬OK!!
各位大蝦，多謝你們的關注，改變變壓器繞組相位的實驗我也做過，更換示波器的方法我也試過，結果還是一樣的。
今天經過再一次調試發現以下問題：
1.Y電容的位置和容量大小也會對紋波有影響。（Y電容大的，紋波上的“刺”會小一點）
2.輸出電感感量的大小也是影響紋波大小的一個因素。（我的輸出有兩個電感，一個是R3*15，一個是9*5*3的磁環，我短路3*15的電感，紋波也會小很多）
3.輸出肖特基的吸收回路。（把肖特基吸收回路的R改小，也會對輸出紋波有好處）
以上所述是針對鄙人此款30W機種。
0
回復
@employee
各位大蝦，多謝你們的關注，改變變壓器繞組相位的實驗我也做過，更換示波器的方法我也試過，結果還是一樣的。今天經過再一次調試發現以下問題：1.Y電容的位置和容量大小也會對紋波有影響。（Y電容大的，紋波上的“刺”會小一點）2.輸出電感感量的大小也是影響紋波大小的一個因素。（我的輸出有兩個電感，一個是R3*15，一個是9*5*3的磁環，我短路3*15的電感，紋波也會小很多）3.輸出肖特基的吸收回路。（把肖特基吸收回路的R改小，也會對輸出紋波有好處）以上所述是針對鄙人此款30W機種。
現在我又碰到一個新的問題，用上述30W的PCB做一款24V/1A的產品，紋波又有不同。
24V/1A的現在紋波是一個很寬的正弦波，仔細一看，波形就有點像無線電中的包絡檢波的圖像，我認為是電路中有震蕩，我也調整過好幾個地方，均沒有改善。請大家幫忙看看是什么原因。
24V/1A的現在紋波是一個很寬的正弦波，仔細一看，波形就有點像無線電中的包絡檢波的圖像，我認為是電路中有震蕩，我也調整過好幾個地方，均沒有改善。請大家幫忙看看是什么原因。
0
回復
@employee
噪聲？能說具體一點嗎？那是從哪個部位發出來的呢？就看這個波形，能知道噪聲的頻率嗎？
形成電源尖峰噪聲
其中以導線電感引起的干擾為主。在實際設計中，應盡量避免該電感對電路的影響：在各集成電路的電源和地線間分別接入旁路電容，以縮短開關電流的流通途徑；將電源線和地線設計成如圖1(b)所示的格子形狀，而不用圖1(a)所示的梳子形狀，這是因為格子狀能顯著縮短線路環路，降低線路阻抗，減少干擾。
當印制電路板上裝有多個集成電路，且部分元件功耗較大，地線出現較大電位差，形成公共阻抗干擾時，宜將地線設計成如如圖1(d)所示的封閉環路，這種環路無電位差，比圖1(c)所示的方式有更高的噪聲容限；應盡量縮短引線，將各集成電路的GND以最短距離連到電路板入口地線，降低印制導線產生的尖峰脈沖；讓地線、電源線走向與數據傳輸方向一致，以提高電路板的噪聲容限。
使用大量高速邏輯電路時常采用多層印制電路板，降低接地電位差，減少電源線阻抗和信號線間串擾。當沒有多層板而不得不使用雙面板時，必須盡量加寬地線線條，通常地線應加粗到可通過三倍于導線實際流過的電流量為宜；或采用小型母線方式，將公共電源線和地線盡量分別布于印制板兩面邊緣。當印制板插頭有多個插頭接觸片時，應多備幾個引線插頭作地線使用，如圖1(b)所示，并按總負載電流大小，在插頭處接入1~10mF的鉭電容器對電源母線去耦，并在去耦電容旁并聯一個0.01~0.1mF的高頻陶瓷電容器。
正確運用抗擾器件
進行印制板的電磁兼容性設計，應根據噪聲的不同特點，正確選用抗擾器件：用二極管和壓敏電阻等吸收浪涌電壓，用隔離變壓器等隔離電源噪聲，用線路濾波器等濾除一定頻段的干擾信號，用電阻器、電容器、電感器等元件的組合對干擾電壓或電流進行旁路、吸收、隔離、濾除、去耦等處理。如果抗擾器件運用不當，那么不但不能有效減少干擾，甚至還會成為新的干擾源。
對電容器的選用和安裝來說，鉭電解電容器在低頻段應用效果好，應裝在電源入口處；陶瓷電容器在高頻段應用效果好，應裝在各集成電路的附近。安裝電容器時，要盡量縮短引線，但不能為求引線短而忽視安裝位置，應將其裝在需要旁路的集成電路的Vcc和GND管腳近處，否則，電容器就毫無旁路意義。當板上信號導線阻抗不匹配時，會發生多次反射噪聲，在線路終端和始端接入阻抗匹配電阻，可消除干擾。當印制導線較長時，線路電感會導致減幅振蕩，串入阻尼電阻，可抑制振蕩，增強抗干擾能力，改善波形。
合理布置器件
板上器件布局不當是引發干擾的重要因素，所以應全面考慮電路結構，合理布置印制板上的器件。首先應根據需要確定印制板的大小和形狀，尺寸過大會使印制導線加長，阻抗增大，噪聲容限降低；尺寸過小又不利于散熱，鄰近導線、器件易發生感應。
在印制板上布置元器件，原則上應將輸入輸出部分分別布置在板的兩端；電路中相互關聯的器件應盡量靠近，以縮短器件間連接導線的距離；工作頻率接近或工作電平相差大的器件應相距遠些，以免相互干擾。如常用的以單片機為核心的小型開發系統電路，在設繪印制板圖時，宜將時鐘發生器、振蕩器等易產生噪聲的器件相互靠近布置，讓有關的邏輯電路部分盡量遠離這類噪聲器件。同時，考慮到電路板在機柜內的安裝方式，最好將ROM、RAM、功率輸出器件及電源等易發熱器件布置在板的邊緣或偏上方部位，以利于散熱。
在印制電路板上布置邏輯電路，原則上應在輸出端子附近放置高速電路，如光電隔離器等，在稍遠處放置低速電路和存儲器等，以便處理公共阻抗的耦合、輻射和串擾等問題。在輸入輸出端放置緩沖器，用于板間信號傳送，可有效防止噪聲干擾。
電路板上裝有高壓、大功率器件時，與低壓、小功率器件應保持一定間距，盡量分開布線。在大功率、大電流元器件周圍不宜布設熱敏器件或運算放大器等，以免產生感應或溫漂。
合理布置板間配線
板間配線會直接影響印制板的噪聲敏感度，因此，在印制板聯裝后，應認真檢查、調整，對板間配線作合理安排，徹底清除超過額定值的部位，解決設計中遺留的不妥之處。板間配線應注意以下幾點：
(1)板間信號線越短越好，且不宜靠近電力線，或可采取兩者相互垂直配線的方式，以減少靜電感應、漏電流的影響，必要時應采取適宜的屏蔽措施；板間接地線需采用“一點接地”方式，切忌使用串聯型接地，以避免出現電位差。地線電位差會降低設備抗擾度，是時常出現誤動作的原因之一。
(2)遠距離傳送的輸入輸出信號應有良好的屏蔽保護，屏蔽線與地應遵循一端接地原則，且僅將易受干擾端屏蔽層接地。應保證柜體電位與傳輸電纜地電位一致。
(3)當用扁平電纜傳輸多種電平信號時，應用閑置導線將各種電平信號線分開，并將該閑置導線接地。扁平電纜力求貼近接地底板，若串擾嚴重，可采用雙絞線結構的信號電纜。
(4)交流中線(交流地)與直流地嚴格分開，以免相互干擾，影響系統正常工作。
結語
一般而言，使用以上的基本抗干擾措施，可消除印制板90%左右的常見干擾。由于硬件的可靠性是設備的復雜性函數，要消除一些特殊的、小概率的干擾，就要采用特殊的、更復雜的硬件抗干擾電路。但過多地采用硬件抗干擾措施，會明顯提高產品的常規成本，且硬件數量的增加，還會產生新的干擾，導致系統的可靠性下降。所以應根據設計條件和目標要求，合理采用一些硬件抗干擾措施，提高系統的抗干擾能力。
其中以導線電感引起的干擾為主。在實際設計中，應盡量避免該電感對電路的影響：在各集成電路的電源和地線間分別接入旁路電容，以縮短開關電流的流通途徑；將電源線和地線設計成如圖1(b)所示的格子形狀，而不用圖1(a)所示的梳子形狀，這是因為格子狀能顯著縮短線路環路，降低線路阻抗，減少干擾。
當印制電路板上裝有多個集成電路，且部分元件功耗較大，地線出現較大電位差，形成公共阻抗干擾時，宜將地線設計成如如圖1(d)所示的封閉環路，這種環路無電位差，比圖1(c)所示的方式有更高的噪聲容限；應盡量縮短引線，將各集成電路的GND以最短距離連到電路板入口地線，降低印制導線產生的尖峰脈沖；讓地線、電源線走向與數據傳輸方向一致，以提高電路板的噪聲容限。
使用大量高速邏輯電路時常采用多層印制電路板，降低接地電位差，減少電源線阻抗和信號線間串擾。當沒有多層板而不得不使用雙面板時，必須盡量加寬地線線條，通常地線應加粗到可通過三倍于導線實際流過的電流量為宜；或采用小型母線方式，將公共電源線和地線盡量分別布于印制板兩面邊緣。當印制板插頭有多個插頭接觸片時，應多備幾個引線插頭作地線使用，如圖1(b)所示，并按總負載電流大小，在插頭處接入1~10mF的鉭電容器對電源母線去耦，并在去耦電容旁并聯一個0.01~0.1mF的高頻陶瓷電容器。
正確運用抗擾器件
進行印制板的電磁兼容性設計，應根據噪聲的不同特點，正確選用抗擾器件：用二極管和壓敏電阻等吸收浪涌電壓，用隔離變壓器等隔離電源噪聲，用線路濾波器等濾除一定頻段的干擾信號，用電阻器、電容器、電感器等元件的組合對干擾電壓或電流進行旁路、吸收、隔離、濾除、去耦等處理。如果抗擾器件運用不當，那么不但不能有效減少干擾，甚至還會成為新的干擾源。
對電容器的選用和安裝來說，鉭電解電容器在低頻段應用效果好，應裝在電源入口處；陶瓷電容器在高頻段應用效果好，應裝在各集成電路的附近。安裝電容器時，要盡量縮短引線，但不能為求引線短而忽視安裝位置，應將其裝在需要旁路的集成電路的Vcc和GND管腳近處，否則，電容器就毫無旁路意義。當板上信號導線阻抗不匹配時，會發生多次反射噪聲，在線路終端和始端接入阻抗匹配電阻，可消除干擾。當印制導線較長時，線路電感會導致減幅振蕩，串入阻尼電阻，可抑制振蕩，增強抗干擾能力，改善波形。
合理布置器件
板上器件布局不當是引發干擾的重要因素，所以應全面考慮電路結構，合理布置印制板上的器件。首先應根據需要確定印制板的大小和形狀，尺寸過大會使印制導線加長，阻抗增大，噪聲容限降低；尺寸過小又不利于散熱，鄰近導線、器件易發生感應。
在印制板上布置元器件，原則上應將輸入輸出部分分別布置在板的兩端；電路中相互關聯的器件應盡量靠近，以縮短器件間連接導線的距離；工作頻率接近或工作電平相差大的器件應相距遠些，以免相互干擾。如常用的以單片機為核心的小型開發系統電路，在設繪印制板圖時，宜將時鐘發生器、振蕩器等易產生噪聲的器件相互靠近布置，讓有關的邏輯電路部分盡量遠離這類噪聲器件。同時，考慮到電路板在機柜內的安裝方式，最好將ROM、RAM、功率輸出器件及電源等易發熱器件布置在板的邊緣或偏上方部位，以利于散熱。
在印制電路板上布置邏輯電路，原則上應在輸出端子附近放置高速電路，如光電隔離器等，在稍遠處放置低速電路和存儲器等，以便處理公共阻抗的耦合、輻射和串擾等問題。在輸入輸出端放置緩沖器，用于板間信號傳送，可有效防止噪聲干擾。
電路板上裝有高壓、大功率器件時，與低壓、小功率器件應保持一定間距，盡量分開布線。在大功率、大電流元器件周圍不宜布設熱敏器件或運算放大器等，以免產生感應或溫漂。
合理布置板間配線
板間配線會直接影響印制板的噪聲敏感度，因此，在印制板聯裝后，應認真檢查、調整，對板間配線作合理安排，徹底清除超過額定值的部位，解決設計中遺留的不妥之處。板間配線應注意以下幾點：
(1)板間信號線越短越好，且不宜靠近電力線，或可采取兩者相互垂直配線的方式，以減少靜電感應、漏電流的影響，必要時應采取適宜的屏蔽措施；板間接地線需采用“一點接地”方式，切忌使用串聯型接地，以避免出現電位差。地線電位差會降低設備抗擾度，是時常出現誤動作的原因之一。
(2)遠距離傳送的輸入輸出信號應有良好的屏蔽保護，屏蔽線與地應遵循一端接地原則，且僅將易受干擾端屏蔽層接地。應保證柜體電位與傳輸電纜地電位一致。
(3)當用扁平電纜傳輸多種電平信號時，應用閑置導線將各種電平信號線分開，并將該閑置導線接地。扁平電纜力求貼近接地底板，若串擾嚴重，可采用雙絞線結構的信號電纜。
(4)交流中線(交流地)與直流地嚴格分開，以免相互干擾，影響系統正常工作。
結語
一般而言，使用以上的基本抗干擾措施，可消除印制板90%左右的常見干擾。由于硬件的可靠性是設備的復雜性函數，要消除一些特殊的、小概率的干擾，就要采用特殊的、更復雜的硬件抗干擾電路。但過多地采用硬件抗干擾措施，會明顯提高產品的常規成本，且硬件數量的增加，還會產生新的干擾，導致系統的可靠性下降。所以應根據設計條件和目標要求，合理采用一些硬件抗干擾措施，提高系統的抗干擾能力。
0
回復
@hypower
形成電源尖峰噪聲其中以導線電感引起的干擾為主。在實際設計中，應盡量避免該電感對電路的影響：在各集成電路的電源和地線間分別接入旁路電容，以縮短開關電流的流通途徑；將電源線和地線設計成如圖1(b)所示的格子形狀，而不用圖1(a)所示的梳子形狀，這是因為格子狀能顯著縮短線路環路，降低線路阻抗，減少干擾。 當印制電路板上裝有多個集成電路，且部分元件功耗較大，地線出現較大電位差，形成公共阻抗干擾時，宜將地線設計成如如圖1(d)所示的封閉環路，這種環路無電位差，比圖1(c)所示的方式有更高的噪聲容限；應盡量縮短引線，將各集成電路的GND以最短距離連到電路板入口地線，降低印制導線產生的尖峰脈沖；讓地線、電源線走向與數據傳輸方向一致，以提高電路板的噪聲容限。 使用大量高速邏輯電路時常采用多層印制電路板，降低接地電位差，減少電源線阻抗和信號線間串擾。當沒有多層板而不得不使用雙面板時，必須盡量加寬地線線條，通常地線應加粗到可通過三倍于導線實際流過的電流量為宜；或采用小型母線方式，將公共電源線和地線盡量分別布于印制板兩面邊緣。當印制板插頭有多個插頭接觸片時，應多備幾個引線插頭作地線使用，如圖1(b)所示，并按總負載電流大小，在插頭處接入1~10mF的鉭電容器對電源母線去耦，并在去耦電容旁并聯一個0.01~0.1mF的高頻陶瓷電容器。 正確運用抗擾器件 進行印制板的電磁兼容性設計，應根據噪聲的不同特點，正確選用抗擾器件：用二極管和壓敏電阻等吸收浪涌電壓，用隔離變壓器等隔離電源噪聲，用線路濾波器等濾除一定頻段的干擾信號，用電阻器、電容器、電感器等元件的組合對干擾電壓或電流進行旁路、吸收、隔離、濾除、去耦等處理。如果抗擾器件運用不當，那么不但不能有效減少干擾，甚至還會成為新的干擾源。 對電容器的選用和安裝來說，鉭電解電容器在低頻段應用效果好，應裝在電源入口處；陶瓷電容器在高頻段應用效果好，應裝在各集成電路的附近。安裝電容器時，要盡量縮短引線，但不能為求引線短而忽視安裝位置，應將其裝在需要旁路的集成電路的Vcc和GND管腳近處，否則，電容器就毫無旁路意義。當板上信號導線阻抗不匹配時，會發生多次反射噪聲，在線路終端和始端接入阻抗匹配電阻，可消除干擾。當印制導線較長時，線路電感會導致減幅振蕩，串入阻尼電阻，可抑制振蕩，增強抗干擾能力，改善波形。 合理布置器件 板上器件布局不當是引發干擾的重要因素，所以應全面考慮電路結構，合理布置印制板上的器件。首先應根據需要確定印制板的大小和形狀，尺寸過大會使印制導線加長，阻抗增大，噪聲容限降低；尺寸過小又不利于散熱，鄰近導線、器件易發生感應。 在印制板上布置元器件，原則上應將輸入輸出部分分別布置在板的兩端；電路中相互關聯的器件應盡量靠近，以縮短器件間連接導線的距離；工作頻率接近或工作電平相差大的器件應相距遠些，以免相互干擾。如常用的以單片機為核心的小型開發系統電路，在設繪印制板圖時，宜將時鐘發生器、振蕩器等易產生噪聲的器件相互靠近布置，讓有關的邏輯電路部分盡量遠離這類噪聲器件。同時，考慮到電路板在機柜內的安裝方式，最好將ROM、RAM、功率輸出器件及電源等易發熱器件布置在板的邊緣或偏上方部位，以利于散熱。 在印制電路板上布置邏輯電路，原則上應在輸出端子附近放置高速電路，如光電隔離器等，在稍遠處放置低速電路和存儲器等，以便處理公共阻抗的耦合、輻射和串擾等問題。在輸入輸出端放置緩沖器，用于板間信號傳送，可有效防止噪聲干擾。 電路板上裝有高壓、大功率器件時，與低壓、小功率器件應保持一定間距，盡量分開布線。在大功率、大電流元器件周圍不宜布設熱敏器件或運算放大器等，以免產生感應或溫漂。 合理布置板間配線 板間配線會直接影響印制板的噪聲敏感度，因此，在印制板聯裝后，應認真檢查、調整，對板間配線作合理安排，徹底清除超過額定值的部位，解決設計中遺留的不妥之處。板間配線應注意以下幾點： (1)板間信號線越短越好，且不宜靠近電力線，或可采取兩者相互垂直配線的方式，以減少靜電感應、漏電流的影響，必要時應采取適宜的屏蔽措施；板間接地線需采用“一點接地”方式，切忌使用串聯型接地，以避免出現電位差。地線電位差會降低設備抗擾度，是時常出現誤動作的原因之一。 (2)遠距離傳送的輸入輸出信號應有良好的屏蔽保護，屏蔽線與地應遵循一端接地原則，且僅將易受干擾端屏蔽層接地。應保證柜體電位與傳輸電纜地電位一致。 (3)當用扁平電纜傳輸多種電平信號時，應用閑置導線將各種電平信號線分開，并將該閑置導線接地。扁平電纜力求貼近接地底板，若串擾嚴重，可采用雙絞線結構的信號電纜。 (4)交流中線(交流地)與直流地嚴格分開，以免相互干擾，影響系統正常工作。 結語 一般而言，使用以上的基本抗干擾措施，可消除印制板90%左右的常見干擾。由于硬件的可靠性是設備的復雜性函數，要消除一些特殊的、小概率的干擾，就要采用特殊的、更復雜的硬件抗干擾電路。但過多地采用硬件抗干擾措施，會明顯提高產品的常規成本，且硬件數量的增加，還會產生新的干擾，導致系統的可靠性下降。所以應根據設計條件和目標要求，合理采用一些硬件抗干擾措施，提高系統的抗干擾能力。
**此帖已被管理員刪除**
0
回復
@employee
各位大蝦，多謝你們的關注，改變變壓器繞組相位的實驗我也做過，更換示波器的方法我也試過，結果還是一樣的。今天經過再一次調試發現以下問題：1.Y電容的位置和容量大小也會對紋波有影響。（Y電容大的，紋波上的“刺”會小一點）2.輸出電感感量的大小也是影響紋波大小的一個因素。（我的輸出有兩個電感，一個是R3*15，一個是9*5*3的磁環，我短路3*15的電感，紋波也會小很多）3.輸出肖特基的吸收回路。（把肖特基吸收回路的R改小，也會對輸出紋波有好處）以上所述是針對鄙人此款30W機種。
首選明確紋波和噪聲概念的區別。
你示波器上看到的輸出交流波形是紋波和噪聲疊加在一起的結果。
對于12V輸出,紋波在13.4mV應該是正常的,主要由輸出電容的ESR決定。
你現在主要的問題是噪聲太大。通常，噪聲源來自原邊開關管和副邊整流管，因此，增加必要的吸收，濾波電路可以改善疊加在輸出的噪聲。
具體來說，Y電容在電路中會對噪聲進行分壓，所以取值大會有好處，但要考慮漏電流是否合適；
輸出電感主要會影響輸出端的交流電流，同時起到濾波的作用；輸出吸收電路相當與直接對噪聲源進行吸收。
0
回復
