LYTSwitch-6系列產品可極大簡化離線式LED驅動器的開發和制造，架構極具革新性，同時將初級和次級控制器以及檢測元件和符合安全標準的反饋機制集成到了單個IC中。控制架構能夠實現簡單的三合一DALI調光。通過無源單級開關填谷式功率因數校正(SVFS2PFC)電路還可以輕松實現高功率因數。
電源設計電路拓撲結構主要以下2種，小于24V輸出的設計結構：
輸出大于24V的LED設計電路拓撲如下：
設計的時候根據產品的應用市場及功能指標需求，明確設計輸入電壓范圍和工頻；選擇大容量電容，推薦的電壓額定值根據V_CIN得出
進而根據拓撲結構設計變壓器的初次級參數，可以借鑒PI的仿真軟件進行設計開發，縮短開發周期。設計的時候開關頻率特征圖形及電流波形
在進行反射電壓設計的時候，其為輸出二極管/同步整流MOSFET (SR FET)導通期間次級繞組電壓以變壓器變比的比例反射到初級繞組上而形成的電壓。可調整VOR以限制初級側MOSFET的漏-源極電壓。應當調整VOR，以消除設計表格中的告警。為達到設計優化的目的，應考慮如下因素：
較高的VOR可以降低輸出二極管和SR MOSFET的電壓應力。在有些情況下，這還可以降低電壓和提高效率；
較高的VOR會增加漏感，從而降低電源效率；
較高的VOR會增大次級側的峰值電流及RMS電流，從而增加次級側的銅損、二極管損耗和SR MOSFET損耗，并且會降低效率；
較高的VOR會增大KP值（更多非連續導通，或者更少連續導通），這有助于防止器件在VACMIN下進入深度CCM模式。
需要注意的是，上述因素也有例外情況，特別是在輸出電流極大時，此時應當壓低VOR以實現高效率。輸出電壓大于15 V時，應利用較高VOR值提供支持，以使輸出SR FET的峰值反向電壓維持在可接受的水平。選擇最佳的VOR值取決于具體應用，并且需要綜合考慮上述各因素。
同時，最終在PCB設計的時候，需要注意：
所有環路都是獨立的；環路中沒有內含環路。這可以避免接地阻抗噪聲耦合。 使走線表面積和高dv/dt節點（如漏極）的長度盡量小和短，盡量減少RFI的產生。Y電容和反饋回路等信號走線（安靜走線）均不得靠近或穿過噪聲大的節點（高dv/dt或di/dt），例如漏極、變壓器外包銅帶下方、任何繞組的開關 側或輸出整流二極管，以減少電容性或電磁性耦合噪聲的產生。信號走線均不得與存在AC開關電流的走線（例如輸出電容）共用電流路徑。 連接必須以星形連接到電容焊盤，以避免接地阻抗耦合噪聲。
