邏輯電平是指一種可以產(chǎn)生信號(hào)的狀態(tài)，通常由信號(hào)與地線之間的電位差來體現(xiàn)。邏輯電平的浮動(dòng)范圍由邏輯家族中不同器件的特性所決定。
一、邏輯電平中會(huì)涉及以下術(shù)語：
1、輸入高電平（Vih）：保證邏輯門的輸入為高電平時(shí)所允許的最小輸入高電平，當(dāng)輸入電平高于Vih時(shí)，則認(rèn)為輸入電平為高電平。2、輸入低電平（Vil）：保證邏輯門的輸入為低電平時(shí)所允許的最大輸入低電平，當(dāng)輸入電平低于Vil時(shí)，則認(rèn)為輸入電平為低電平。3、輸出高電平（Voh）：保證邏輯門的輸出為高電平時(shí)的輸出電平的最小值，邏輯門的輸出為高電平時(shí)的電平值都必須大于此Voh。4、輸出低電平（Vol）：保證邏輯門的輸出為低電平時(shí)的輸出電平的最大值，邏輯門的輸出為低電平時(shí)的電平值都必須小于此Vol。5、閾值電平(Vt)：數(shù)字電路芯片都存在一個(gè)閾值電平，就是電路剛剛勉強(qiáng)能翻轉(zhuǎn)動(dòng)作時(shí)的電平。它是一個(gè)界于Vil、Vih之間的電壓值，對(duì)于CMOS電路的閾值電平，基本上是二分之一的電源電壓值，但要保證穩(wěn)定的輸出，則必須要求輸入高電平> Vih，輸入低電平 <Vil。
二、常用的電平標(biāo)準(zhǔn)：
TTL、CMOS、LVTTL、LVCMOS、ECL、PECL、LVPECL、RS232、RS485，還有一些速度比較高的LVDS、GTL、PGTL、CML、HSTL、SSTL等。
下面簡單介紹一下各自的供電電源、電平標(biāo)準(zhǔn)以及使用注意事項(xiàng)：
TTL：為 三極管結(jié)構(gòu)。 Vcc：5V；VOH>=2.4V；VOL<=0.5V；VIH>=2V；VIL<=0.8V。 因?yàn)?.4V與5V之間還有很大空閑，對(duì)改善噪聲容限并沒什么好處，又會(huì)白白增大系統(tǒng)功耗，還會(huì)影響速度。 使用時(shí)注意： TTL電平一般過沖都會(huì)比較嚴(yán)重，可能在始端串22歐或33歐電阻； TTL電平輸入腳懸空時(shí)是內(nèi)部認(rèn)為是高電平。要下拉的話應(yīng)用1k以下電阻下拉，TTL輸出不能驅(qū)動(dòng)CMOS輸入。
LVTTL：又分3.3V、2.5V以及更低電壓的LVTTL(Low Voltage TTL)。 3.3V LVTTL： Vcc：3.3V；VOH>=2.4V；VOL<=0.4V；VIH>=2V；VIL<=0.8V。 2.5V LVTTL： Vcc：2.5V；VOH>=2.0V；VOL<=0.2V；VIH>=1.7V；VIL<=0.7V。 更低的LVTTL不常用就先不講了。多用在處理器等高速芯片，使用時(shí)查看芯片手冊(cè)就OK了。
CMOS：PMOS+NMOS。 Vcc：5V；VOH>=4.45V；VOL<=0.5V；VIH>=3.5V；VIL<=1.5V。 相對(duì)TTL有了更大的噪聲容限，輸入阻抗遠(yuǎn)大于TTL輸入阻抗。對(duì)應(yīng)3.3V LVTTL，出現(xiàn)了LVCMOS，可以與3.3V的LVTTL直接相互驅(qū)動(dòng)。 3.3V LVCMOS： Vcc：3.3V；VOH>=3.2V；VOL<=0.1V；VIH>=2.0V；VIL<=0.7V。 2.5V LVCMOS： Vcc：2.5V；VOH>=2V；VOL<=0.1V；VIH>=1.7V；VIL<=0.7V。 使用時(shí)注意：CMOS結(jié)構(gòu)內(nèi)部寄生有可控硅結(jié)構(gòu)，當(dāng)輸入或輸入管腳高于VCC一定值(比如一些芯片是0.7V)時(shí)，電流足夠大的話，可能引起閂鎖效應(yīng)，導(dǎo)致芯片的燒毀。
ECL：發(fā)射極耦合邏輯電路(差分結(jié)構(gòu)) Vcc=0V；Vee：-5.2V；VOH=-0.88V；VOL=-1.72V；VIH=-1.24V；VIL=-1.36V。 速度快，驅(qū)動(dòng)能力強(qiáng)，噪聲小，很容易達(dá)到幾百M(fèi)的應(yīng)用。但是功耗大，需要負(fù)電源。為簡化電源，出現(xiàn)了PECL(ECL結(jié)構(gòu)，改用正電壓供電)和LVPECL。
PECL：Pseudo/Positive ECL Vcc=5V；VOH=4.12V；VOL=3.28V；VIH=3.78V；VIL=3.64V
LVPELC：Low Voltage PECL Vcc=3.3V；VOH=2.42V；VOL=1.58V；VIH=2.06V；VIL=1.94V
ECL、PECL、LVPECL使用時(shí)注意： 不同電平不能直接驅(qū)動(dòng)。中間可用交流耦合、電阻網(wǎng)絡(luò)或?qū)Ｓ眯酒M(jìn)行轉(zhuǎn)換。以上三種均為射隨輸出結(jié)構(gòu)，必須有電阻拉到一個(gè)直流偏置電壓。(如多用于時(shí)鐘的LVPECL：直流匹配時(shí)用130歐上拉，同時(shí)用82歐下拉；交流匹配時(shí)用82歐上拉，同時(shí)用130歐下拉。但兩種方式工作后直流電平都在1.95V左右。) 前面的電平標(biāo)準(zhǔn)擺幅都比較大，為降低電磁輻射，同時(shí)提高開關(guān)速度又推出LVDS電平標(biāo)準(zhǔn)。
LVDS：差分對(duì)輸入輸出，內(nèi)部有一個(gè)恒流源3.5-4mA，在差分線上改變方向來表示0和1。通過外部的100歐匹配電阻(并在差分線上靠近接收端)轉(zhuǎn)換為±350mV的差分電平。使用時(shí)注意：可以達(dá)到600M以上，PCB要求較高，差分線要求嚴(yán)格等長，差最好不超過10mil(0.25mm)。100歐電阻離接收端距離不能超過500mil，最好控制在300mil以內(nèi)。
下面的電平用的可能不是很多，篇幅關(guān)系，只簡單做一下介紹：
CML：是內(nèi)部做好匹配的一種電路，不需再進(jìn)行匹配。三極管結(jié)構(gòu)，也是差分線，速度能達(dá)到3G以上。只能點(diǎn)對(duì)點(diǎn)傳輸。
GTL：類似CMOS的一種結(jié)構(gòu)，輸入為比較器結(jié)構(gòu)，比較器一端接參考電平，另一端接輸入信號(hào)。1.2V電源供電。 Vcc=1.2V；VOH>=1.1V；VOL<=0.4V；VIH>=0.85V；VIL<=0.75V PGTL/GTL+：Vcc=1.5V；VOH>=1.4V；VOL<=0.46V；VIH>=1.2V；VIL<=0.8V
HSTL：主要用于QDR存儲(chǔ)器的一種電平標(biāo)準(zhǔn)：一般有VCCIO=1.8V和VCCIO=1.5V。和上面的GTL相似，輸入為輸入為比較器結(jié)構(gòu)，比較器一端接參考電平(VCCIO/2)，另一端接輸入信號(hào)。對(duì)參考電平要求比較高(1%精度)。
SSTL：主要用于DDR存儲(chǔ)器。和HSTL基本相同。V¬¬CCIO=2.5V，輸入為輸入為比較器結(jié)構(gòu)，比較器一端接參考電平1.25V，另一端接輸入信號(hào)。對(duì)參考電平要求比較高(1%精度)。HSTL和SSTL大多用在300M以下。
RS232、RS485：這個(gè)大家比較熟悉，簡單提一下： RS232采用±12-15V供電，我們電腦后面的串口即為RS232標(biāo)準(zhǔn)。 +12V表示0，-12V表示1。可以用MAX3232等專用芯片轉(zhuǎn)換，也可以用兩個(gè)三極管加一些外圍電路進(jìn)行反相和電壓匹配。 RS485是一種差分結(jié)構(gòu)，相對(duì)RS232有更高的抗干擾能力。 傳輸距離可以達(dá)到上千米。
三、最后總結(jié)如下表所示：
