對于GPIO口的模式，來個圖形詳細講解

浮空輸入_IN_FLOATING

帶上拉輸入_IPU

帶下拉輸入_IPD

模擬輸入_AIN

開漏輸出_OUT_OD

推挽輸出_OUT_PP

開漏復用輸出_AF_OD

推挽復用輸出_AF_PP

以下是八種模式的工作原理：

一.GPIO浮空輸入_IN_FLOATING模式工作原理：

以上截圖就是浮空輸入模式的原理圖，圖中陰影的部分在浮空輸入模式下是處于不工作狀態的，尤其是下半部分的輸出電路，實際上這時的輸出電路與輸入的端口處于隔離狀態。

二.GPIO帶上拉輸入_IPU 模式工作原理：

上圖是STM32的GPIO帶上拉輸入模式的原理圖。

與前面介紹的浮空輸入模式相比，僅僅是在數據通道上面，接入了一個上拉電阻，根據STM32的數據手冊，這個上拉電阻阻值介于30K~50K 歐姆。同樣，CPU可以隨時在“輸入數據寄存器”的另一端，通過內部的數據總線讀出I/O 端口的電平變化的狀態。

三.GPIO帶下拉輸入_IPD 模式工作原理：

對于輸入下拉模式的輸入，是在數據通道的下部，接入了一個下拉電阻。

根據STM32的數據手冊，這個下拉電阻阻值也是介于30K~50K 歐姆。

對于要加上拉或下拉電阻：

1.當作單片機作為輸入時，假設我們直接在IO端口接一個按鍵到地（或電源）。

因為按鍵按，于不按管腳都是懸空的。單片機就很難檢測按鍵是否按下。

所以人為的接一個上拉（或下拉）。以確定未按下的時候IO輸入電平的狀態

2.可以提高芯片的抗干擾能

四、GPIO模擬輸入_AIN 模式工作原理：

如果把STM32配置為模擬輸入模式時，工作原理就比較簡單了，信號從左邊編號為1 的端口進從右邊編號為2的一端直接進入STM32單片機的AD模塊。

五、GPIO開漏輸出_OUT_OD 模式工作原理

上圖是GPIO開漏輸出模式的工作原理圖

GPIO口的輸出模式下，有3 種輸出速度可選(2MHz 、10MHz和50MHz) 

這個速度是指GPIO口驅動電路的響應速度，而不是輸出信號的速度

輸出信號的速度與程序有關（芯片內部在I/O口的輸出部分安排了多個響應速度不同的輸出驅動電路用戶可以根據自己的需要選擇合適的驅動電路）。

通過選擇速度來選擇不同的輸出驅動模塊，達到最佳的噪聲控制和降低功耗的目的。

高頻的驅動電路，噪聲很高  

當我們的項目不需要比較高的輸出頻率時，請選用低頻驅動電路，這樣非常有利于提高系統的EMI 性能。

當然如果我們的項目要求輸出較高頻率的信號,但卻選用了較低頻率的驅動模塊，很可能會得到比較失真的輸出信號

六、GPIO推挽輸出_OUT_PP模式工作原理

GPIO的推挽輸出模式是在開漏輸出模式的基礎上，在“輸出控制電路”之后，增加了一個P-MOS管

七、GPIO開漏復用輸出_AF_OD模式工作原理

GPIO的開漏復用輸出模式與開漏輸出模式的工作原理基本相同

八、GPIO推挽復用輸出_AF_PP模式工作原理

最后介紹一下GPIO推挽復用輸出模式的工作原理

4輸入 + 2 輸出 + 2 復用輸出，一共是8種模式

圖形結合文字講解完畢，希望對于stm32單片機新手學習有所幫助

對于剛入門的新手，我想這幾個概念是必須得搞清楚的，平時接觸的最多的也就是推挽輸出、開漏輸出、上拉輸入這三種，但一直未曾對這些做過歸納。因此，在這里做一個總結：

推挽輸出:可以輸出高,低電平,連接數字器件; 推挽結構一般是指兩個三極管分別受兩互補信號的控制,總是在一個三極管導通的時候另一個截止。高低電平由IC的電源低定。

推挽電路是兩個參數相同的三極管或MOSFET,以推挽方式存在于電路中,各負責正負半周的波形放大任務,電路工作時，兩只對稱的功率開關管每次只有一個導通，所以導通損耗小、效率高。輸出既可以向負載灌電流，也可以從負載抽取電流。推拉式輸出級既提高電路的負載能力，又提高開關速度。

詳細理解：

如圖所示，推挽放大器的輸出級有兩個“臂”（兩組放大元件），一個“臂”的電流增加時，另一個“臂”的電流則減小，二者的狀態輪流轉換。對負載而言，好像是一個“臂”在推，一個“臂”在拉，共同完成電流輸出任務。當輸出高電平時，也就是下級負載門輸入高電平時，輸出端的電流將是下級門從本級電源經VT3拉出。這樣一來，輸出高低電平時，VT3 一路和 VT5 一路將交替工作，從而減低了功耗，提高了每個管的承受能力。又由于不論走哪一路，管子導通電阻都很小，使RC常數很小，轉變速度很快。因此，推拉式輸出級既提高電路的負載能力，又提高開關速度。

開漏輸出:輸出端相當于三極管的集電極. 要得到高電平狀態需要上拉電阻才行. 適合于做電流型的驅動,其吸收電流的能力相對強(一般20ma以內).

開漏形式的電路有以下幾個特點：

1. 利用外部電路的驅動能力，減少IC內部的驅動。當IC內部MOSFET導通時，驅動電流是從外部的VCC流經R pull-up ，MOSFET到GND。IC內部僅需很下的柵極驅動電流。

2. 一般來說，開漏是用來連接不同電平的器件，匹配電平用的，因為開漏引腳不連接外部的上拉電阻時，只能輸出低電平，如果需要同時具備輸出高電平的功能，則需要接上拉電阻，很好的一個優點是通過改變上拉電源的電壓，便可以改變傳輸電平。比如加上上拉電阻就可以提供TTL/CMOS電平輸出等。（上拉電阻的阻值決定了邏輯電平轉換的沿的速度 。阻值越大，速度越低功耗越小，所以負載電阻的選擇要兼顧功耗和速度。）

3. OPEN-DRAIN提供了靈活的輸出方式，但是也有其弱點，就是帶來上升沿的延時。因為上升沿是通過外接上拉無源電阻對負載充電，所以當電阻選擇小時延時就小，但功耗大；反之延時大功耗小。所以如果對延時有要求，則建議用下降沿輸出。

4. 可以將多個開漏輸出的Pin，連接到一條線上。通過一只上拉電阻，在不增加任何器件的情況下，形成“與邏輯”關系。這也是I2C，SMBus等總線判斷總線占用狀態的原理。補充：什么是“線與”？：

在一個結點(線)上, 連接一個上拉電阻到電源 VCC 或 VDD 和 n 個 NPN 或 NMOS 晶體管的集電極 C 或漏極 D, 這些晶體管的發射極 E 或源極 S 都接到地線上, 只要有一個晶體管飽和, 這個結點(線)就被拉到地線電平上. 因為這些晶體管的基極注入電流(NPN)或柵極加上高電平(NMOS), 晶體管就會飽和, 所以這些基極或柵極對這個結點(線)的關系是或非 NOR 邏輯. 如果這個結點后面加一個反相器, 就是或 OR 邏輯.

其實可以簡單的理解為：在所有引腳連在一起時，外接一上拉電阻，如果有一個引腳輸出為邏輯0，相當于接地，與之并聯的回路“相當于被一根導線短路”，所以外電路邏輯電平便為0，只有都為高電平時，與的結果才為邏輯1。

關于推挽輸出和開漏輸出，最后用一幅最簡單的圖形來概括：

該圖中左邊的便是推挽輸出模式，其中比較器輸出高電平時下面的PNP三極管截止，而上面NPN三極管導通，輸出電平VS+；當比較器輸出低電平時則恰恰相反，PNP三極管導通，輸出和地相連，為低電平。右邊的則可以理解為開漏輸出形式，需要接上拉。