OB2262測試問題

對OB2262輸出短路進行測試的時候,在VDD電壓接近UVLO跌破點
(8.8v)區域發現輸出居然以最大占空比發波.而在VDD電壓比較高
(大于9V)的時候則是正常的以最小占空比發波,請問各位有遇到這
種情況的嗎?應該怎么解釋呢?

全部回復(5)

只看樓主

正序查看

倒序查看

LV.4

2008-04-11 09:39

這是防止系統在打ESD和Surge的時候重新啟動,我曾經看過ESD實驗和Surge時VCC的波形,若低于9V其他的IC系統輸出的LED就會閃爍,但換上OB的IC就不會!不知道這樣解釋,可以嗎?

回復

LV.4

2008-04-11 09:43

對了兄弟你是哪個IC公司的.據我所知,電源廠做驗證,根本不會那樣去測IC的.士蘭嗎?還是國內的哪家?

回復

LV.3

2008-04-11 14:34

@zhuhuajun9640

測試ESD的時候芯片并沒有正常工作,怎么存在重新啟動的問題呢?并且輸出短路的時候以最大占空比發波存在變壓器磁心飽和的風險啊?

回復

LV.3

2008-04-11 14:40

@zhuhuajun9640

對了兄弟你是哪個IC公司的.據我所知,電源廠做驗證,根本不會那樣去測IC的.士蘭嗎?還是國內的哪家?

我們公司是做產品代理的,同時幫客戶做一些測試,有客戶反饋回來這一問題,我們搞不懂,就拿到網上來問問.

回復

LV.4

2008-04-11 17:08

@tbird688

測試ESD的時候芯片并沒有正常工作,怎么存在重新啟動的問題呢?并且輸出短路的時候以最大占空比發波存在變壓器磁心飽和的風險啊?

如果可以貼幾張圖上來看看!一下子也想不懂為什么那樣!順便問一句,你們對比哪幾顆IC啊?

回復

工程師都在看

99久久全国免费观看_国产一区二区三区四区五区VM_久久www人成免费看片中文_国产高清在线a视频大全_深夜福利www_日韩一级成人av