已經被添加到社區經典圖庫嘍
http://m.daogou-taobao.cn/bbs/classic/

這里有點冷，不見有回復~

不是沒人回, 是因為迴路控制本來就需要閉迴路, 開迴路除非輸出功率等於輸入功率, 不然當你輸入一值增大, 輸出功率沒變的情況, 

其他功率跑哪?當然是轉成熱, 而熱當然是VI造成的, 所以你燒驅動還好, 再大一點連功率管都燒....

這情況誰會回你.....

有點不明白：為什么要加LM317，C8、C9還用這么小？Z5、Z6穩壓值合適嗎？

為什么說輸出功率不變呢？當輸入功率增大的時候，輸出功率也會隨之增大啊~

按照版主的意思是，根本不能進行開環測試嗎？

恕我無知，我只是循序漸進地來測試；若有可笑之處，希望能指正；

用LM317的原因是為了給驅動芯片供電，提供20V左右的電壓；

C8，C9容值的選擇需要什么特殊的注意事項嗎？請指導

Z5 Z6并未同時使用，且在現在的測試過程中，兩個都未焊接

輸出功率變大是因為V變高, 若你輸出的負載是一個定電流, 則開環路後Buck電壓Vo會接近Vi  Io = Ii  但是條件是 Dmax = 100%

若你的Dmax = 90% 那麼 Vo= Vi * 0.9  Io = Ii 不變, 若是如此, 那你電壓一值上升, Dmax不變, Vo上升, Io不變, Ii 開始變化, 主要是儲能電感激磁關係, 且MOS管也因為電壓高開始產生Switch Loss, 驅動管因為電壓高, Dmax很大相當抽取大電流, 所以驅動也產生Loss

當這情況產生, 則 Ii > Io  Pi > Po  Vo= Vi * Dmax  這樣會燒麼你覺得?

而同步型Buck的 Dmax 一般介於90-95% 之間, 為何?因為兩邊必須有一個死區約佔2%, 下橋Mos不可以全開佔3%........

如果用15V模塊，就可以省掉317降壓，這兩個電容一般用10uf以上。后面幾個穩壓管起保護作用，正常情況下不應該導通，會增大驅動損耗。

首先謝謝版主的回復！版主針對這三處均由闡述，很仔細！尤其最后一條，我會采納；

至于電容的容值，可能是我過于呆板了，我只是按照LM317的datasheet中所顯示的參數，

至于為何選這么個參數值，也的確不太明了。

首先，謝謝版主的回復。。真的很感謝~ 版主不要嫌麻煩，請耐心指導一下我~

接下來，我針對版主的回復談談自己的看法；

1.輸出的負載不是一個定電流，這個地方，應該是版主寫錯了，輸出的負載是一個定值電阻；

      并且即使是一個定電阻，【版主見諒】，開環路后為何Buck電壓Vo就會接近Vi呢？

2.這個開環測試，外加脈沖的占空比一直設置為50%；并且在我測試的過程中，我發現輸出電壓

     確為輸入電壓的1/2左右；輸出電流大于輸入電流，粗略算一下效率，也曾達到97%；

3.其實，我應該在版主所說的“Dmax很大”這個地方糊涂了，不過版主所說的抽取很大電流這個地方，

我之前也想過，但更深一點的原因沒想通，“驅動產生Loss”這個地方也沒清楚！

  如果驅動芯片抽取大電流這個地方理解通，則燒毀及電源模塊出現問題，我感覺真的是很自然得事兒！

嗯...定電流只是一個例子而已, 輸出負載可能是定電阻,像你所用一顆電阻值固定, 這就是定電阻,  也可能是定電壓, 像電池類, 或LED負載就是定電壓..

開環路就等於把輸出回饋回輸入的節點切斷才稱為開迴路, Vo接近Vi 條件是Dmax=100% 所以

1). 若你的佔空比一直維持在50:50不變, 那輸出電壓當然是輸出的一半, 因為輸出電壓是方波高度與寬度的平均面積, 所以當你輸入電壓上升, 輸出電壓也會跟著上升, 因為是保持在50:50的佔空比

而輸出上升,當然電流就跟著上升, 因為電阻固定, 若效率100%, 此時 Pi = Vi * Ii ; Po =Vo* Io ; Vo =1/2Vi  ;  Io = 1/2Ii  因為 Po=Pi  ,  但是當電流上升時, 由MOS流經電感電流其峰值是呈現根號三的比值上升, 例如1A的平均電流其峰值為1.72A, 因為它是鋸齒波面積總和積分而來, 當2A時, 峰值為3.46A

因此MOS RDSon 固定, I持續增大, Mosfet 損失當然會大...

2). 當驅動電壓隨輸入上升而上升, 意味著High 電位一直上升,當上升到某個程度時, 會因MOS的米勒效應而對驅動抽取更多電流, 但是一般做在IC內的三極體

很不幸的其飽和電壓會因電流上升而上升, 不像外掛晶體有固定的飽和點, 因此當驅動電流上升而飽和電壓也上升, 則意味著驅動管 PD = I * Vset 很大

所以整體的可能是, 你電壓上升到某個程度時, 整體消耗突然變大..  

 

嗯，我閱讀了版主的回復。

1.首先，直到1)的末尾，我都是贊同的，只是中間版主可能出現了筆誤，應是Io=2*Ii;

2.關于2)中的解釋，第一句“驅動電壓隨輸入電壓上升而上升”，我沒太明白您的意思；

（1）首先驅動芯片21850的供電電壓是20V電壓，自舉電容的充電也只有在Buck電路續流階段方可完成；

當Buck電路工作在MOS管導通階段時，沒有充電過程，自舉電容儲存的電荷釋放，供給MOS管的柵源電容；

（2）您所提及的high電位是指MOS管的源極電位嗎？

（3）會因MOS管的效應而對驅動抽取更多的電流，具體是在哪個階段？

2017_01_09補充：按照我繪制的第一幅圖，可以看出，對于Cgs的充電，是由自舉電容經過驅動芯片輸出側推挽結構

中的PMOS進行的，即使由于密勒效應的存在，抽取的電流也不是來自于驅動芯片的供電電壓；

此外，第二幅圖片是我搜索的關于米勒效應的一點東西，該圖片中顯示，MOS管漏極電位的升高會引起密勒平臺時間的

延長，未談及對抽取電流的影響；

可能是我理解得不夠充分，請指導！謝謝！

---

2017_01_08補充：

抽取更多的電流，是指在buck電路續流階段？

---

此外，按照版主的分析，驅動芯片+自舉原理的驅動方法只適用在低壓輸入的Buck電路中？

請版主指導~

自己量波形, 懶的打了

自舉電路不是萬能的, 用Choke去推反而較實在.....

嗯 謝謝版主 這個圖形不知來自什么資料 現在我驅動芯片輸入端信號就像圖中所示，不是標準方波，頂部有些傾斜~

---

2017_01_09晚補充，

其中版主15樓中圖片中的“SW”不曉得是何含義？

此外，我糾正一下，Buck低壓輸入時，用差分探頭觀察vgs波形，會發現vgs波形正常，頂部不傾斜，但上升沿有尖峰；

是當我升壓，驅動芯片損壞后，當然此時vgs波形無，驅動芯片輸入端的波形，不是標準方波，頂部有所傾斜，

且右下左上~

那我用看的就知道波形了.....

。。一直卡死在這里，沒有對策。。。

（1）還不想放棄這個驅動芯片自舉的方式。。

版主有沒有什么建議？在這個基礎上修改？

難道說我只能放棄這個驅動芯片+自舉的方式？

按照驅動芯片datasheet上的參數來看，其至少能夠應用在輸入為500V的Buck電路中~

（2）此外，版主上傳的圖，還不是很明白~

1). 因為你使用半同步方式以Diode落地, 因此, 當輸出電流越大, VF只要一拉高, 則會因為能量釋放不完全, Peak 就會往上拉...

2). 自舉電路必須於下橋導通後進行充電, 理論上自舉電容越大越好, 但是在頻率較高時會有充電的惰性, 所以通常電容大是用在頻率較低場合, 且當Peak

(Mosfet_S)拉高後, 前後緣會出現尖峰, 很容易灌死Vs接腳, 且因為電壓下降造成的鋒值電流會很高....

3)以下圖你參考看看吧....這種不怕尖峰..

另外你看我所畫的波形, 當你閉迴路時, 週期得到控制, 輸入電壓越高輸出保持, 表示Off期間對自舉電容充電時間加長, 你的波形就不會斜角的很厲害..

但是再使用二集體作續流時, 依然會有Peak存在, 只是比較小而已....

首先，我對版主的指導表示感謝~從頭到尾都是版主在耐心講解~

我都不好意思再問了~

我再把帖子從頭到尾閱讀一下，實在不清楚的地方，還需麻煩版主，

請版主教誨~

版主好，關于版主12樓的闡述，我有些疑問，然后在13樓中繪制了一些圖，添加了一點資料，

請版主回復。。

請版主看一下16樓，我亦對于自己的疑問做了些補充~

15樓開環波形是以驅動IC已經給20V, 然後電壓從MOSFET_D端輸入, 然後緩慢上升........

1). 當Vin , Vo , Ii ,Io, 都到達最高點, 意味著續流二極體的電流也為最高點, 因為週期 50:50 , 所以對於自舉電容而言, 並沒有因為週期改變而讓充電電荷變多或變少, 但, 反而是因為續流二極體VF的上昇, 而使充電電荷下降

2). 當Mosfet D-S電壓一值上升, 會因為米勒效應而使Ciss持續增大, 而自舉電容因為能量不足, 

(註:米勒效應為, 當Cgs達到門檻電壓後MOSFET就會進入開通狀態。當MOSFET開通後，Vds開始下降，Id開始上升，此時MOSFET進入飽和區。但由於米勒效應，Vgs會持續一段時間不再上升，此時Id已經達到最大，而Vds還在繼續下降，直到米勒電容充滿電), 所以重點是你VDS一直在增加, ID也一直增加.. .......

在Get 持續抽取電流下VB對VS電壓往下降 Ig 往上升, 理論上在續流二極體端使用Mosfet當同步整流, 那推動方波前緣不應該有尖波, 但是因為使用的是二極體因此在Mosfet導通初期被Peak往上帶, 且續流二極體與自舉充電兩個電流相反,因此在後緣會有一個往下尖波, 所以電壓越大電流越大, 尖波越大, 方波越斜, 雖然所使用的驅動為4A,高耐壓, 但這跟整體操作無關......

方波斜度越斜, 到底瞬間抽多少電流誰知道....另一個是往下尖波以差動探棒對VB與VS測量, 當VS出現超過-0.3V Linear限制時, 半導體很容易掛點

3). SW波形你會看到Low Active電流越小越接近地, 電流越大墊上來的電壓越高, 主要就是VF所引起的.......

4). 閉環路一經說過了...

深夜回復，謝謝！！！

版主的這一句闡述使得我對版主所傳的圖片能理解通~

1.采用自舉原理時，vgs信號會受自舉電容兩端電壓影響，vgs的傾斜應該是自舉電容兩端電壓值下降所致；

但是，還有一點小疑問，就在開環的情況下，如若占空比保持不變，那么自舉電容的充電時間沒變，

Buck電路的輸入電壓從低到高轉化時，vgs出現傾斜就是密勒效應所致？

---

2.采用自舉原理時，開環與閉環時vgs的不同之處在于：開環時，輸入變大，輸出也增大，占空比未變；

  而閉環時，輸入變大，輸出不變，等效占空比變小，續流階段延長；自舉電容充電時間長，然后，vgs的

  傾斜狀況便會緩解；

---

然而脈沖尖峰的緩解原理不是很清楚？

低壓波形當然不會傾斜..波形上就有了, 越高壓傾斜越嚴重..

嗯，是的，我看到了，但是我依然懵，或許是我對密勒效應的理解不夠深入，

不明白開環情況下，同樣的占空比，同樣的自舉電容充電時間，同樣的柵電容，

為什么Buck低壓輸入時，vgs波形正常，高壓就不正常？請版主指導~

---

此外，關于版主上傳的圖片，vgs波形算是明白開環與閉環情況下不同的原因，

只是最下邊的SW波形，“SW”的含義尚不清楚~圖片的最底層部分未能理解清楚

~

---

關于版主別的回復，我再細看，再搜些資料，閱讀后，再發問~

---

我突然發現為何你會用這樣的結構

原因可能你是學生, 做的是專題研究

你用的是軟切, 所以周期須在50:50, 如果下橋用Mosfet最快, 但是必須做死區,用二極體不需考慮死區問題, 閉迴路只需對頻率做偏移就好

自舉電路應該是研究專題中重要功能之一, 所以無法換, anyway....

以下幾點你試試:

1). Mosfet 使用一顆就好, 且需選擇Qg低, Ciss也低, 高PD規格(假如你功率很大的話)

2). 修改自舉電容的值, 修改方法很簡單

a.將自舉IC的信號使用一臺信號產生器設定方波一半一半, 頻率以你所需頻率為主, 直接輸出給Mosfet

b.Vin一直往上加, 發現波形頃斜後, 信號產生器頻率稍往下掉或往上升, 若往上升傾斜度補的回來,把電容變小, 反之若往下掉捕的回來電容往上加

3). 二極體需改為Low Vf 二極體, 若你頻率很高, 最好改成Ultra Low VF 二極體且耐流加大..

4). 電感最好使用多股線去繞, 既然要實現軟切, 用多股線最好大功率才不會有集膚效應

雖然還是有不明白之處，但在版主的指導下，我算是逐漸清楚了起來~  感謝~

---

關于19樓的回復：

1）版主如此說，“因為你使用半同步方式以Diode落地, 因此, 當輸出電流越大, VF只要一拉高, 則會因為能量釋放不完全, Peak 就會往上拉.”

那，現在先不談論閉環的情況，只提及開環情況：倘若我不采用diode落地，使用同步方式，續流的時候用MOS管，該種情況下應該也會出現版主所說的“能量釋放不完全，Peak就會往上拉吧”

---

2）版主第二條回復的前半句我清楚，也曾在另外一個帖子及相關資料中，看到，“自舉電容在滿足供電的下限后，不應太大“；【這個地方，我在測試的時候，也遇到一點小問題，不過由于該貼的關鍵問題不在于此，我后來再開新帖或在本帖補充，

以免越扯越多，跑偏】

---

3）版主第二條回復的后半句我有不清楚之處，”“

脈衝尖峰是由電感與二極體引起的..