望長官多多光顧！
一個同行說他經手的一款電源出現了炸掉圖騰柱電路的不良現象！剛好這次在論壇上跟各位大哥大討論一下這個問題！先上一張手繪的圖（見笑）
湊合看！
以上是一個簡易的圖騰柱觸發電路！當然有些高手還用作推挽電路上面！這次先聊聊圖騰柱的觸發！ 設：VCC=14V PWM=14V （兩者其實是比較常見的芯片共VCC驅動模式) Q1 和Q2就用比較常規的S8050那對管子來做實驗！另設：若輸出要求12V（PWM）400MA管電流，上升沿：50NS ；接下來就是求解：R1和R2的阻值如何確定？ 相對應的A' B' C'所對應的各處電壓值如何可以計算（或者估算）出來，也就可以確定你所需要的阻值了！（提示：S8050系列管子采用C級放大系數：&=200-300） 未完待續！（請各位高手多多批評）
上圖中已經說道此次舉例的圖騰柱試用的對管是S8050和S8550 現在分析預知條件：芯片的PWM-OUT端口假設可以輸出芯片供電電壓：VCC=14.5V的幅值脈寬信號去觸發圖騰柱的基極（B）從而使VCC的信號源得到IB*貝塔倍=IC通過上管（S8050）的集電結流入R2最后觸發MOS上電VGS從而導通MOS！ 那么IB的大小可以在上電延這個區間內的兩個狀態之和得出：分別為輸入電容（Ciss)被觸發并開始升壓至VGS)_(th)MOS管打開，此時Coss輸出電容極性翻轉并有一個觸發電流旁路流入Coss內后飽和！接著Ciss電容幅值繼續升高，當快要與VCC電平幅值持平時，管子進入飽和狀態，此時VCC的幅值約等于VGS！（上升沿）完成周期！那么通過Ciss Coss兩個結電容的充放電來估算VGS的上升沿中的兩個階段所需要的總電流：Iciss=Ciss*10`-12/T上升沿=89MA； 接著再計算Icoss=Coss*10`-12*Vdc_min/T上升沿=231MA 則預估算IGS=231+89=320MA（峰值觸發電流）通過這個電流快要得出上圖中R2=10歐；R1=1K歐！ （提示：下降沿也是一個原理）
旅長：我說的有點混亂！不知道你怎么看？
LZ你太謙虛了，
這個分幾個階段的計算方法你可以驗證一下。但實際當中可能沒什么意義。
我想問的是你是為了解決你同行的電源出現了炸掉圖騰柱電路的問題還是單純為了計算這個電阻？
如果是為了解決問題，那就有點鉆牛角尖了。因為實際當中還有一些寄生參數，并且這些參數的影響也是挺大的，如一些寄生電感，電感對電流的影響那就不用說了，如果沒考慮進去那也只是理想值而已。
根據2樓我上傳的那個通用圖騰柱電路圖！當上圖中PWM（矩形波）進入上升沿階段時，Q1的BE得到一個近視VCC（15VDC)觸發幅值電壓！（提示：實際上芯片的觸發I/O口距VCC有一個壓降0.3-0.7V）在上升沿過沖0.7V以上對地后，集電結打開，此時VGS便會隨著上升沿的攀升和升高！當集電結升至VCC電壓幅值左右，此時VC約等于VB IC趨近于飽和狀態！VGS約等于：VBE-0.7V MOS外圈打開！當進入下降沿的時候PWM端口驟降，在下降沿中到達低于VGS0.7V時，下官Q2同理泄放（如上）！ 下一篇再來聊聊MOS的觸發電流！和結電容效應！待續```````
在上升沿的中下部（一般的MOS的V_th=3-10VDC）或者中腰部的位置會出現一個階梯口=XF1（泄放點，我暫時取個名字先叫著）；同理在下降沿中腰部或者中下部也會有一個同樣的泄放口=XF2；但是很明顯為什么XF2相較于XF1的階梯口的寬度（延遲時間相較于MOS_ON要小很多，個別一些方案80-100K下降沿會更加的平滑；在高手說中肯定都是一樣OK的
），IC_DATE端口的下降沿中都會有下拉旁路的（針對于近幾年的一些原邊的料而言）進而會加速下降沿的響應，如果家圖騰那不用說就更加的快捷，并且在下降沿中VGS_Ciss是可以忽略不計的（紋路阻抗和感抗還是要考慮的喲)！
其實針兩個階梯口就很容易的理解出Ciss Coss兩個結電容存在的重要性！ 再就是紋路感抗和阻抗，（實際在MOS的三個電極間也是有RL存在的，這個充放電要按經驗值取舍，至今這個經驗值我都在摸索中；見笑了）
至于公式上面已經解釋驗證了！（提示：在實際的實驗中這個電流遠不夠的，因為忽略了紋路和極點的RL和R）基本上我實驗后發現在40W以內這個參數是通用的（因為你提升的電流系數都已經基本滿足MOS的觸發電流_峰峰值） 未完待續！高手高手你們在哪里？？？？ 出來批評指正一下不行嗎？一個人唱獨角戲很傻B的！
璐璐你在哪里······
討厭的不要不要的~
