在上一帖子《MOS的選擇》中說到了MOSFET芯片的參數指標，這一貼想和大家討論一下MOSFET的封裝。
MOSFET的封裝，簡單說，就是在MOS芯片制作完成之后，給芯片加上一個外殼。
在開始的時候，各方面性能要求不高，只要求外殼具有支撐、保護、冷卻的作用，同時還要為芯片提供電氣連接和隔離，以便MOSFET 器件與其它元件構成完整的電路。
后來，隨著電子產品越來越小的趨勢，有了不斷減少尺寸的要求。
近年，對功率密度的不斷追求，MOSFET作為主要的功率器件，正朝著更大功率、更小尺寸、更快速、散熱更好的趨勢在發展。因此，也對MOSFET的封裝，在寄生的電阻、電容、電感等電性能和結構、封裝熱阻等熱性能方面，都有了更多的要求。
本貼準備和大家，在封裝的發展歷程、結構形式對電熱性能的影響、以CPU供電為例的同步整流和航模用電子調速器等應用實例中MOSFET對封裝的要求，等方面進行探討。
先起個頭，慢慢加。
如對芯片尺寸、選擇BV、Rds、Qg等參數平衡點、封裝的考慮方向等問題感興趣，請積極發表見解，
有興趣歡迎加Q探討，Q：369364322
隨著技術的不斷提升，從20世紀90年代開始，半導體封裝技術有了很大的進步，為了增加器件級組裝密度，封裝方式開始采用了表面粘裝(surface mount)技術。
雖然已經采用了更多層的多層銅箔的機板，然而因封裝密度的增加所產生的散熱問題卻更為嚴重。為了進一步增加和改善封裝的散熱效能，已有一些廠家開始將金屬的散熱片(heat spreader)植入封裝本身結構中。
在大部分的一般應用中，以上封裝形式都基本可以滿足需求了。但提高功率密度的步伐是一直都沒有停步。
在功率更大（主要是電流更大）、頻率更高、尺寸更小、性能更穩定的條件要求下，我們再審視上面幾種封裝，焊線式封裝至少有幾方面的限制：
1、封裝電感
內部焊線框架內的漏極、源極和柵極連接處會產生寄生電感。而源漏極電感將會以共源電感形式出現在電路中，將會影響MOSFET的開關速度。
2、封裝電阻
MOSFET在導通時電阻即Rdson，這個電阻主要包括芯片內電阻和封裝電阻。其中焊線等引入的封裝電阻會因焊線數量的不同而有很大不同。
3、PN結到PCB的熱阻
源極的熱傳導路徑：芯片》焊線》外部引腳》PCB板，較長的熱傳導路徑必然引起高熱阻，且焊線較細較長，封裝熱阻會更高。
4、PN結到外殼的熱阻
例如，標準的SO-8器件是塑封材料完全包封，由于塑料是熱的不良導體，芯片到封裝外殼的熱傳導很差。
下面我們用例子說明一下改善這幾方面的必要性。
用《MOS的選擇》中為微處理器供電為例子，這是一個較為典型的BUCK同步整流的例子。
簡單分析可知。現時CPU的工作頻率已經由MHz級轉向GHz 級，工作電壓為1.3V 左右。要求到供電電源上到MHz級電磁干擾在可控范圍，輸出電流0A~50A（考慮到筆記本電腦或平板電腦從“睡眠”到“大運算工作”，正常工作電流10A~20A）。其典型輸入電壓為7.5V 到21V，電路中控制和續流用的功率器件普遍采用30V 的MOSFET。如下示意圖：
此類電源系統的總體能效一般會要求在95%以上。
要提高總體能效，我們要先對損耗產生機理進行分析。在此BUCK 同步整流電路中存在著多種功率損耗，這里主要考慮的損耗為開關管（Q1）和續流管（SR 同步整流管、Q2）的損耗。
從SR-BUCK 電路的工作原理可知：
>Q1開通時，Q1存在著導通損耗、驅動損耗；
>Q1關斷時，有輸出電容帶來的損耗；
>而Q2在工作區間除了導通損耗、驅動損耗、開關損耗、還有體內二極管損耗問題。
借IR的實驗圖方便分析：
其中：Td 續流電流流向體二極管時間段
Tramp Vds因漏極電感產生正向壓降
Tq 積聚Coss與Qrr電荷時間段
我們把這些損耗分為三部分，它們和電路、器件的相關性如下：
1、導通損耗 (conduction losses)
>與MOSFET的 Rdson 相關
這容易理解，且隨著輸出電流的提高，Rdson損耗也會相應地增加；
>與體二極管的正向電壓Vsd相關
死區時間時，續流電流不得不從MOSFET溝道轉而流向體二極管，并由此產生額外的體二極管損耗。體二極管的導通時間很短，僅為50 ns至100 ns左右，因而，這損耗經常忽略不計。但是，當輸出電壓和體二極管Vsd相近時，這損耗就不能忽略了。
2、柵極驅動損耗 (gate drive losses)
>取決于MOSFET的Qg
這也容易理解，MOSFET開啟時，必須對柵極進行充電，柵極積聚總電荷量為Qg后MOSFET飽和導通。MOSFET關斷時，則必須將柵極中的電荷放電至源極，這就意味著Qg將消散在柵極電阻和柵極驅動器中。
>Qg與Rdson 非線形反比
即并聯多個MOSFET降低Rdson 而降低導通損耗時，因Qg增大令驅動損耗會相應增大。
3、Coss損耗 (output capacitance losses)
>與MOSFET的輸出電容Coss相關
Q2關斷時，必須將輸出電容充電至線電壓，因此，在關斷過程中產生的感應電量直接取決于MOSFET的Coss，且這些電量通過寄生電感、寄生電阻釋放時將觸發LC振蕩，并會由此對Q2的Vds產生電壓尖峰。
>與MOSFET的反向恢復電荷Qrr有關
MOSFET關斷時，必須將Qrr移走，這部分電量會加入到上面的LC振蕩里。對一些專門為同步整流這方面設計的MOSFET器件來說，Qrr可以忽略不計，因為其對總功耗的影響微乎其微。
按上面的分類，容易看出，當輸出電流小時，導通損耗相對小；輸出電流大，導通損耗也相對大。而開關損耗（驅動損耗+輸出電容損耗）變化不大。（想一下，筆記本電腦從“睡眠”到“正常工作”，工作電流范圍：0A~20A。）
而三種損耗相對變化的幅度比例，我們再借IR的實測圖例來說明。
可看出，在輕負載條件下，導通損耗占總功耗的比例極低。在這種情況下，在整個負載范圍內基本保持不變的開關損耗是主要損耗。但是，當輸出電流較高時，導通損耗則成為最主要的損耗，其占總功耗的比例也最高。
因此，要優化SR MOSFET的效率，必須找到開關損耗與導通損耗之間的最佳平衡點。（再借IR的圖作說明）
如圖所示。當Rdson超出最優值時，總功耗將隨Rdson的提高而線性增加。但當Rdson降至低于最優值時，總功耗也會因輸出電容的快速增加而急劇上升。如圖在1毫歐以下時，Rdson僅下降0.5毫歐姆，便會令總功耗提高一倍，從而嚴重降低電源轉換器的效率。
說到這里，我們回過頭，看看上面說到的焊線式封裝在封裝電阻和封裝電感兩方面的局限。
1、封裝電阻的局限
以現在使用到的30V同步整流SR MOSFET，可達1~2毫歐姆的的導通電阻，而TO220的封裝電阻在1毫歐姆左右，這樣封裝電阻占總Rdson的比例高達50%以上。
在耐壓高一些的MOSFET中（耐壓高，Rdson相對高），這個比例會相對低一些。但和無引腳的SMD封裝MOSFET比較，還是有一定差距的。看下面比較圖：
而且，從上一貼《MOS的選擇》說到，對同一工藝的MOS芯片，Rdson*Qg是相對固定值。選擇封裝電阻更低的封裝形式，在低Rdson下，追求更低的Qg，更低的Coss，提供更多的選擇。
2、封裝電感的局限
上面提到，SR MOSFET關斷時，Coss和Qrr的電荷通過寄生電感、寄生電阻釋放時將觸發LC振蕩，這樣會造成一個過沖高壓。因此需要盡量減少寄生電感。
如TO220封裝的寄生電感為10nH左右，甚至更高。無引腳SMD封裝，得益于其無引腳設計以及所采用的銅帶或夾焊技術，寄生電感可大大降低至0.2nH左右。以12V同步整流級為例，只要用低電感封裝來取代TO220封裝，就能將過沖電壓降低10V，參見下圖。
當電壓應力較小時，可以使用電壓值更低的MOSFET，以進一步優化系統的總體性能。
上面說到的“無引腳SMD封裝”，現在市場上常見到的，如：DFN封裝（各廠家有不同命名）。
DFN封裝，是在SO-8的基礎上，對焊線互連形式進行改進，用金屬帶、或金屬夾板代替焊線，降低封裝電阻、封裝電感，并且改善了熱阻。
再用個航模用電子調速器的應用例子，討論一下MOSFET封裝中降低熱阻的必要性。
近年來，無刷直流電機以其體積小、重量輕（意味著制造成本降低）、效率高（意味著使用成本降低）、和易控制（調速、變向）等優點，逐漸在汽車模型、船模、飛機模型中替代液體燃料的內燃機。其中，對直流電機的動力控制部分稱作“電子調速器”（簡稱電調）。一般形式見下面圖片。
對這種類型的直流電機驅動，在上一貼《MOS的選擇》里已經做過很多的敘述，在這就不展開，主要說一說散熱的問題。
我們知道，電調一般用12V~36V的鋰聚合物電池供電。現在，小功率級別的航模，通過電調對直流電機供電的電流在5A~10A；中功率的，一般在20A~30A；大功率的可上百安培。MOSFET作為主功率器件，即使使用較低內阻的器件，產生的熱量也是不少的。
同時，航模對每樣構件都有重量方面的要求，例如，飛機模型中30A~50A的電調重量要求在50g左右。這樣，不能用大型的散熱片。而且，模型里面空間一般都較為狹小，非常不利于通風。
因此，這種應用對MOSFET熱阻的改善有很多迫切的要求。
DFN是對SO-8的改進，一方面，通過除去引線框下方的塑封混合物，讓引線框金屬焊盤結構直接漏出來(或者加一層金屬板)與PCB接觸，來增加器件與PCB的熱傳導效率；另一方面，用金屬帶、或金屬夾板代替焊線。兩方面都對熱阻的降低很有幫助。參見實驗數據：
可見改善還是不少的。因為尺寸相近，所以Rthja還在同一量級（標準SO-8約為90℃/W，DFN約為50℃/W）。但較為關鍵的Rthjc（結到外殼的熱阻，標準SO-8約為12℃/W）降到2.5℃/W左右，有一些廠家更是通過加厚銅壓板，降到0.8℃/W。
可以見得到的是，這兩年，幾大電調廠商紛紛轉用DFN封裝器件。
上面所說的DFN相對SO8，主要是封包形式和內部互連形式的改進，帶來的效果也是顯而易見的。但對封裝的電性能和熱性能的要求是永不會停步的。
再從封裝的角度深究下去，可以再改善的無非就幾個方向：塑封材料、芯片粘合劑、框架結構形式等。塑封材料和芯片粘合劑更多屬于化工范疇，在這就不展開。框架結構形式上，還是有很多改善的空間的，這方面國外的廠家還是跑在前面的，如IR、瑞薩等在近年都推出不少新形的結構：
慨嘆國外廠商的領先是沒有意義的，我們需要的是沉下新踏踏實實地做工作。我們也在積極和國內封裝廠通力合作，不斷推出新產品。相信在國內電子制造業蓬勃向上的支持下，能夠追上國外廠商的步伐，進而尋求超越。
