下面開(kāi)始......
當(dāng)然各位也可以加我QQ:7583408共同進(jìn)行探討
下面開(kāi)始......
當(dāng)然各位也可以加我QQ:7583408共同進(jìn)行探討
1. 電源芯片選取的芯片為內(nèi)置650V 耐壓,典型導(dǎo)通電阻3.6Ω的功率MOS和內(nèi)置高壓?jiǎn)?dòng)電路,因此不需要額外的啟動(dòng)電阻和外置的功率管。系統(tǒng)設(shè)計(jì)時(shí)需要確保在各種工作狀態(tài)下IC 內(nèi)置MOS 的DS 耐壓可以滿足要求。
2. RCD 吸收初級(jí)嵌位(RCD)回路,盡量在C或者D上再串一個(gè)電阻,以利于EMI及退磁回路調(diào)整。RCD吸收的二極管建議采用慢管1N4007或是FR107。
3. COMP 電容COMP 腳對(duì)地采用一顆電容作為環(huán)路補(bǔ)償,建議采用104 的瓷片電容即可。
4.上偏電阻R4由于內(nèi)置了輸入線電壓補(bǔ)償功能,通過(guò)調(diào)整上偏電阻R4(需要等比例調(diào)整下偏電阻R3),即可使不同交流輸入電壓,同一輸出條件下的輸出電流盡可能保持一致。根據(jù)芯片參考資料,建議將R4的值設(shè)計(jì)在30K~100K。
1.選定肖特基
設(shè)計(jì)系統(tǒng)時(shí),需先確定輸出肖特基二極管的耐壓。對(duì)于這類芯片架構(gòu),5V輸出電壓建議采用40V 耐壓的肖特基二極管,9V 輸出電壓建議采用 60V 耐壓的肖特基二極管,12V 輸出電壓建議采用 100V 耐壓的肖特基二極管。
2.確定初次級(jí)間的匝比
根據(jù)系統(tǒng)輸出確定肖特基二極管后就由其耐壓范圍以及交流輸入電壓的要求反推確定初次級(jí)之間的匝比 N,最終根據(jù)實(shí)際變壓器繞制情況再做微調(diào)。
3.CS 的檢測(cè)電阻
根據(jù)輸出的最大電流 Io,初次級(jí)之間的匝比 N,由以下公式
經(jīng)查詢,芯片規(guī)格書(shū),0.5V為CS電流檢測(cè)比較器的基準(zhǔn), n1為系統(tǒng)的電流耦合系數(shù)(基本為 0.85~0.9)。
變壓器輔助繞組的設(shè)計(jì)
由于系統(tǒng)輸出電壓由下列公式確定。
N1 為輔助繞組和次級(jí)繞組之間的匝比,Vref 為FB 采樣的基準(zhǔn)電壓2.0V, Vd 為輸出整流二極管的壓降。確定變壓器的次級(jí)的圈數(shù)后,即可確定輔助繞組的圈數(shù),建議將系統(tǒng)最大功率輸出時(shí)的VDD 電壓設(shè)計(jì)為15V 左右。最終根據(jù)系統(tǒng)的實(shí)際需要調(diào)整輔助繞組和次級(jí)繞組之間的匝比,比如輸出電壓的實(shí)際要求工作范圍,以保證在要求的范圍內(nèi)能給VDD 提供足夠的電壓,同時(shí)不會(huì)觸發(fā)VDD 過(guò)壓保護(hù)。
請(qǐng)教下:
2. RCD 吸收初級(jí)嵌位(RCD)回路,盡量在C或者D上再串一個(gè)電阻,以利于EMI及退磁回路調(diào)整。RCD吸收的二極管建議采用慢管1N4007或是FR107。
問(wèn):為什么串加一個(gè)電阻,就利于EMI及退磁回路調(diào)整?
3. COMP 電容COMP 腳對(duì)地采用一顆電容作為環(huán)路補(bǔ)償,建議采用104 的瓷片電容即可。
問(wèn):為什么加個(gè)電容就形成環(huán)路補(bǔ)償?
上面的2個(gè)問(wèn)題,望給耐心解答下,謝謝啦。
你的這個(gè)問(wèn)題問(wèn)的很好,我的理解是這樣,供參考:
1、關(guān)于為什么串加一個(gè)電阻,就利于EMI及退磁回路調(diào)整的問(wèn)題
串聯(lián)一個(gè)電阻的作用是抑制RCD的二極管的反向恢復(fù)電流,包括吸收的二極管采用慢管也是同樣的作用,都是起到延長(zhǎng)EMI退磁回路的調(diào)整作用;
2、關(guān)于為什么加個(gè)電容就能形成環(huán)路補(bǔ)償?shù)膯?wèn)題
這個(gè)問(wèn)題會(huì)涉及到PSR芯片內(nèi)部架構(gòu)的問(wèn)題,我們來(lái)看一張典型的PSR應(yīng)用框架圖
采樣電壓和基準(zhǔn)電壓比較產(chǎn)生誤差電壓,PSR是關(guān)端MOS次級(jí)續(xù)流時(shí)候采樣,這個(gè)電容作用就是存儲(chǔ)誤差電壓的。如果不加這個(gè)電容。次級(jí)管斷的時(shí)候采樣,到初級(jí)開(kāi)通MOS的時(shí)候控制電路就根本不知道次級(jí)輸出的情況。這個(gè)點(diǎn)容如果太大,那么上面會(huì)存儲(chǔ)過(guò)多的能量。當(dāng)輸出變動(dòng)的時(shí)候要很長(zhǎng)時(shí)間這個(gè)電容才能回復(fù)到正確的誤差電壓。所以就表現(xiàn)出電源響應(yīng)慢。
反饋采樣送入誤差放大器和基準(zhǔn)比較,比較后的誤差電壓是用來(lái)控制開(kāi)關(guān)管的導(dǎo)通。當(dāng)原邊關(guān)閉,次級(jí)輸出,反饋采樣,得到誤差信號(hào),沒(méi)有這個(gè)電容,原邊再次導(dǎo)通,EA輸出的信號(hào)丟失。無(wú)法再控制開(kāi)關(guān)管。
簡(jiǎn)單說(shuō)該電容作用是把輸出的情況存儲(chǔ)起來(lái)。等開(kāi)關(guān)管導(dǎo)通時(shí)候告訴開(kāi)關(guān)管導(dǎo)通時(shí)間多少才合適。由于EA誤差放大器的倍數(shù)很大,所以輸出會(huì)很精準(zhǔn)的得到反饋電阻設(shè)定的電壓值上。
1.高壓部分初級(jí)的高壓部分距離,請(qǐng)盡可能的保持在1mm 以上。
2.單點(diǎn)接地所有接地,包括芯片的地,VDD的地,COMP電容的地,FB電阻的地,變壓器的地,CS電阻的地,盡量單點(diǎn)接地,即分別接到輸入Bulk電容的地,大電流與小信號(hào)部分一定要分開(kāi),建議采用以上的電路板布局。
3.RCD 回路和大電流回路圖中的RCD回路1和大電流回路2,以及次級(jí)整流之后的回路3所形成的的面積應(yīng)盡量小。
4.FB 回路FB回路的走線應(yīng)盡量的短,且遠(yuǎn)離大電流大電壓回路以避免干擾,同時(shí)電阻要離IC的FB PIN越近越好。另外,建議在FB到地之間并一顆小電容(建議10pF-47pF)。
5.VDD 電容建議 VDD 電容為4.7uF~10uF 的50V 電解電容,且應(yīng)放置在距離VDD 引腳最近的地方,這樣可以降低干擾,同時(shí)建議盡可能在VDD 與GND 之間在放置一顆10~100nF 的瓷片電容,已濾除高頻干擾。
6.VDD 限流電阻建議VDD回路在整流之后預(yù)留一個(gè)0805的限流電阻,且VDD整流管推薦使用FR系列或者是慢管1N4007,有利于FB采樣及退磁。
7.散熱在滿載 EMI 測(cè)試的情況下可將SW 腳和次級(jí)整流二極管所連接的PCB 區(qū)域適當(dāng)加大,并露銅以改善器件散熱能力。
8.輸出二極管次級(jí)繞組,輸出二極管與輸出濾波電容所圍成的環(huán)路區(qū)域面積應(yīng)最小。此外,與二極管的陰極和陽(yáng)極連接的銅鉑區(qū)域應(yīng)足夠大,以便用來(lái)散熱。最好在安靜的陰極留有更大的銅鉑區(qū)域,而陽(yáng)極鋪銅區(qū)域過(guò)大會(huì)增加高頻輻射EMI。