6599做的LLC DC-DC電路,負載逐步增加,在12W時Vout掉下來,頻率也會掉到諧振頻率以下(最小頻率改到很小)。如果將輸入電壓加大,或者將原副邊磁芯距離拉開一些,可以帶到更高負載。
嘗試過調高工作頻率,增大,減少原副邊繞線圈數都沒有改善。
各位前輩指點一些那些方向可以改善的。
下面是測試到的即將掉電時的原邊線圈電壓電流波形。
何止是掉到諧振(Lr+Cr)頻率以下呀,從波形看,有可能進入ZCS咯~~
如果是進入ZCS,就會出現尖峰電流,進而觸發OPP~~
磁芯距離拉開些,可能導致漏感增大了,增益曲線會向上翹,所以可以帶更大的載~~
升高輸入電壓,導致橫切增益曲線的橫線向下移,遠離ZCS區域,所以可以帶更大載~~
考慮從新設計變壓器哦~~
用電流探棒抓取流過MOS的電流波形就能判斷了~~
把保護電路去掉試試
為何會跑到ZCS?是否因為諧振點的增益不夠,即便在諧振情況下也無法輸出所需功率,控制環路一直降低開關頻率。
更改匝比,將原端減少幾圈,再調整兩端諧振電容。還是沒有改善。
防止進入ZCS還有那些措施呢?